

MANUEL D'INSTALLATION
ET CARACTERISTIQUES
TECHNIQUES DES CARTES
DE LA GAMME MCX

**MANUEL D'INSTALLATION
ET
CARACTERISTIQUES TECHNIQUES
DES CARTES DE LA GAMME MCX**

COPYRIGHT (©) ACKSYS 1992 - 1997

Ce document contient des informations qui sont protégées par Copyright.

Tout ou partie du présent document ne pourra être reproduit, transcrit, stocké dans n'importe quel système informatique ou autre, traduit dans n'importe quelle langue et n'importe quel langage informatique sans le consentement préalable et écrit de *ACKSYS*, 3 & 5 rue du Stade, BP 80, 78302 POISSY CEDEX.

MARQUES DEPOSEES ®

- *ACKSYS* est une marque déposée de *ACKSYS*.
- OS/2, IBM P.C. AT sont des marques déposées de International Business Machines Corporation.
- INTEL est une marque déposée de INTEL.
- MS-DOS, Windows NT sont des marques déposées de MICROSOFT.
- UNIX SCO est une marque déposée de Santa Cruz of Operation.
- 386/IX est une marque déposée de Interactive systems.

NOTICE

ACKSYS ® ne garantit en aucune façon le contenu du présent document et dégage son entière responsabilité quant à la rentabilité et la conformité du matériel aux besoins de l'utilisateur.

ACKSYS ® ne pourra en aucun cas être tenue pour responsable des erreurs éventuellement contenues dans ce document, ni des dommages quelle qu'en soit leur importance, du fait de la fourniture, du fonctionnement ou de l'utilisation du matériel.

ACKSYS ® se réserve le droit de réviser périodiquement ce document, ou d'en changer le contenu, sans aucune obligation pour *ACKSYS* ® d'en aviser qui que ce soit.

Société *ACKSYS*
3 & 5 rue du Stade
BP 80
78302 POISSY CEDEX

Téléphone : 01 39 11 62 81
Télécopie : 01 39 11 47 96
Email : ACKSYS@compuserve.com

SOMMAIRE GENERAL

I. INTRODUCTION	I-1
II. LA CARTE MCX-00	II-1
III. LA CARTE MCX-LITE/0	III-1
IV. L'EXTENSION MCX-BP	IV-1
V. L'EXTENSION LITE-SERIAL	V-1
VI. L'EXTENSION LITE-UNIX	VI-1
VII. L'EXTENSION LITE-485	VII-1
VIII. L'EXTENSION LITE-104	VIII-1
IX. LES EXTENSIONS LITE/570-2 ET LITE/570-4	IX-1

ANNEXES

ANNEXE A : TEST AUTOMATIQUE DE LA MISE SOUS TENSION	A-1
ANNEXE B : CONFIGURATION DE L'INTERRUPTEUR SW3	B-1
ANNEXE C : CARACTERISTIQUES DU 16C550	C-1
ANNEXE D : CARACTERISTIQUES DU 85C30	D-1
ANNEXE E : INTERFACE RS422A-RS485	E-1
ANNEXE F : CARACTERISTIQUES ESD DES CARTES MCX	F-1
ANNEXE G : EXTRAITS DE LA NORME EIA	G-1
ANNEXE H : PERTURBATIONS RADIOELECTRIQUES (EMC)	H-1
ANNEXE I : NOTES	I-1
ANNEXE J : FICHE ERREUR	J-1

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

I. INTRODUCTION.....	I-1
I.1 PRESENTATION DE LA GAMME MCX.....	I-1
I.1.1 La carte MCX-00.....	I-2
I.1.2 La carte MCX- <i>Lite</i> /0	I-3
I.2 LES DIFFERENTS MODES DE PROGRAMMATION DE LA CARTE	I-4
I.2.1 Utilisation des logiciels ACKSYS intégrés en EPROM	I-4
I.2.2 Développement d'applications spécifiques avec MCXDEBUG.....	I-5
I.2.3 Développement d'applications spécifiques avec MCXDOS	I-6
I.3 GARANTIE.....	I-7

I. INTRODUCTION

Vous venez de faire l'acquisition d'une carte de communication intelligente de la gamme MCX, et nous vous en remercions.

Les cartes de cette gamme ont été étudiées pour être compatibles avec toutes les machines disposant d'un bus EISA ou ISA 16 bits.

L'objet de cette documentation est de décrire la procédure d'installation et de fournir les caractéristiques techniques de chacune de ces cartes.

I.1 Présentation de la gamme MCX

Les cartes de la gamme MCX, toutes conçues à partir de deux modèles de base (MCX-00 et MCX-Lite/0) associés à leurs différentes options et extensions, permettent de satisfaire de nombreux besoins en terme de communication série.

Ces deux modèles ont la même architecture et diffèrent uniquement par les extensions qu'ils supportent. Cette architecture est semblable à celle d'un P.C. AT muni d'un microprocesseur 386 et permet dans certaines configurations d'exécuter sur la carte des programmes écrits pour un P.C.

Les cartes de la gamme MCX sont des cartes de communication intelligentes. Elles disposent de leur propre microprocesseur (INTEL 80386SX 25 Mhz ou CYRIX 486SLC à 25 Mhz, Texas Instruments 486 SXLC2 50 Mhz) pour assurer la gestion des lignes de communication.

Elles disposent d'une mémoire de 2 Mo extensible à 16 Mo, d'un «watchdog» matériel, d'un contrôleur clavier et d'une EPROM de 256 Ko contenant un BIOS compatible P.C.

La communication entre la carte et la machine s'effectue par l'intermédiaire d'une mémoire de 32 Ko à double accès, le réglage des conflits étant assuré par la carte elle-même. La carte s'adapte automatiquement à la vitesse du bus de la machine.

I.1.1 La carte MCX-00

Ce modèle de base, associé à une ou plusieurs extensions MCX-BP, permet de piloter jusqu'à 64 ports série asynchrones ou synchrones RS232D ou RS422A. A partir de 16 lignes RS422A (2 boîtiers MCX-BP), ou 24 lignes RS232D (3 boîtiers MCX-BP), une alimentation supplémentaire (MCX-PWS) est nécessaire.

L'association de la carte MCX-00 avec une extension MCX-BP (8 voies) constitue la carte MCX-08. De même, si la carte MCX-00 est associée à 2 extensions MCX-BP, on désignera l'ensemble comme étant la carte MCX-16, et ainsi de suite.

Les options et extensions de ce modèle sont les suivantes :

- MCX-486486 SLC 25Mhz, 486 SXLC2 50 Mhz.
- MCX-387Coprocesseur arithmétique 387SX 25 Mhz.
- MCX-RAMMémoire RAM supplémentaire (2Mo ou 8Mo).
- MCX-BPBoîtier 8 voies série RS232D ou RS422A synchrones ou asynchrones avec SCC 85C30.
- MCX-BP85230Boîtier 8 voies série RS232D ou RS422A synchrones ou asynchrones avec SCC 85230.
- MCX-CABLECâble de raccordement d'un boîtier MCX-BP à la carte MCX-00.
- MCX-PWSAlimentation auxiliaire pour carte MCX-16 et plus.
- MCX-PCMCIACircuit d'interface MCX pour 2 cartes à la norme PCMCIA 2.0.
- MCX-BC/0.....Boîtier nu avec connectique pour cartes d'interface.
- MCX-MH.....Carte modem V32bis pour boîtier MCX-BC/0.
- MCX-BC/8MHBoîtier avec 8 modems MCX-MH.
- MCX-SLOTKit de raccordement de 2 cartes AT 16 bits à la carte MCX-00.
- MCX-RACK 19"Rack externe 19"2U avec alimentation permettant le montage d'une carte MCX-00 en fonctionnement autonome.
- MCX-BP-PLQ.....Plaque métallique permettant de fixer un ou des MCX-BP sur un mur et d'augmenter la rigidité de l'ensemble.
- MCX-BP-RACKFace avant de Rack 19" permettant de fixer un MCX-BP (équipé de MCX-BP-PLQ) sur un Rack 19". Le kit MCX-BP-RACK permet une installation verticale des MCX-BP (environ 3 U par MCX-BP ou MCX-PWS). Un MCX-BP-RACK est nécessaire par MCX-BP-PLQ.
- BC20MA-INTAdaptateur 4 canaux boucle de courant à isolement galvanique. Nécessite une alimentation type PWS-1 ou PWS-3.
- AD422/485-INTAdaptateur 4 canaux RS422/485 à isolement. Nécessite une alimentation type PWS-2 ou PWS-3.

I.1.2 La carte MCX-Lite/0

La carte MCX-Lite/0 est une carte compatible avec la carte MCX-00.

Les options et extensions de ce modèle sont les suivantes :

- MCX-486486 SLC 25Mhz, 486 SXLC2 50 Mhz.
- MCX-RAMMémoire RAM supplémentaire (2Mo ou 8Mo).
- Extension *Lite*-SERIAL2 voies série synchrones ou asynchrones RS232D ou RS422A (SCC 85C30).
- Extension *Lite*-UNX-4 (-8) ...4 ou 8 voies série asynchrones RS232D ou RS422A (UARTs 16C550).
- Extension *Lite*-4852 voies série asynchrones RS232D, RS422A, RS485 isolées ou boucle de courant (UARTs 16C550) + 1 port parallèle.
- Extension *Lite*-1041 voie série asynchrone RS232D, RS422A, RS485 non isolée et connectique pour raccordement de 2 cartes au format PC-104.
- Extension *Lite*-5702 ou 4 voie série asynchrone/synchrone RS232, RS422, RS485, RS449, V35, V36, EIA530, EIA530-A (SCA HITACHI HD64570-16)
- MCX-Lite/RACK 19" Rack externe 19" 2U avec alimentation permettant le montage d'une MCX-Lite/U-4 pour fonctionnement autonome.

Attachée à l'extension *Lite*-104, elle devient la carte MCX-Lite/104.

Attachée à l'extension *Lite*-485, elle devient la carte MCX-Lite/485.

Attachée à l'extension *Lite*-SERIAL, elle devient la carte MCX-Lite/S, véritable quart d'une MCX-08.

Attachée à l'extension *Lite*-UNX-4 (-8), elle devient la carte MCX-Lite/U-4 (-8), remplaçant et libérant votre P.C et son ancienne carte de communication. L'extension *Lite*-UNX a été étudiée de manière à être compatible avec les applications DOS utilisant des cartes de communication non intelligentes classiques. La carte MCX-Lite/U-4 (-8) se comporte exactement comme un P.C. équipé d'une carte de communication ACKSYS UNX232-550. Tout logiciel DOS utilisant la carte UNX232 peut être lancé dans la carte MCX-Lite/U-4 (-8) sans modification. Toutes les options de la carte UNX232 sont compatibles avec l'extension *Lite*-UNX (UNXBP+, BC20MA-UNX, AD422-485-UNX).

Attachée à l'extension *Lite*-570(-2 ou -4), elle devient la carte MCX-Lite/570(-2 ou -4).

Contrairement à la carte MCX-00, la carte MCX-Lite/0 ne dispose pas de connecteur clavier, ni de support pour recevoir l'extension MCX-387.

I.2 Les différents modes de programmation de la carte

Chaque type de carte propose plusieurs choix de programmation résumés dans les paragraphes ci-dessous.

I.2.1 Utilisation des logiciels ACKSYS intégrés en EPROM

Deux logiciels ACKSYS, intégrés en EPROM, offrent au programmeur la possibilité de gérer les 2 à 64 voies de la carte :

- Le logiciel de base, livré en standard, pour les communications asynchrones uniquement.
- Le logiciel multiprotocole, en option, qui gère en plus certains protocoles synchrones.

Ce mode d'utilisation est réservé aux cartes MCX équipées d'unités de communication du type SCC 85C30.

ACKSYS fournit pour ces logiciels des drivers¹ systèmes permettant au programmeur de s'affranchir de la gestion du dialogue de bas niveau avec la carte.

Si le driver ACKSYS est installé, l'application P.C. accède aux lignes de communication de la carte par le biais de fichiers et peut alors utiliser les fonctions standards du système d'exploitation (appels système READ, WRITE, IOCTL ...).

Dans le cas contraire, l'application utilise les fonctionnalités de la carte sans être pénalisée par les contraintes du système d'exploitation, mais les détails d'accès à la carte doivent être gérés par l'application.

Les applications à développer	Applications résidentes sur la carte	Applications résidentes sur le P.C.
Développement sur le P.C de l'application destinée à tourner sur le P.C dans un environnement de développement de votre choix sous : - DOS, Windows, UNIX, - OS/2 ...	Logiciel de base ou Logiciel optionnel multiprotocole	Votre application + pilote ACKSYS ou Votre application seule

¹ Nous consulter pour la disponibilité des drivers.

I.2.2 Développement d'applications spécifiques avec MCXDEBUG

MCXDEBUG est disponible sur les cartes MCX équipées d'unités de communication du type SCC 85C30 et a été conservé par souci de compatibilité avec l'outil MCCDEBUG des cartes MCC de la génération précédente.

MCXDEBUG est une plate-forme de développement d'applications MCX sous DOS qui offrent :

- Un système de mise au point de programme (MCXDEBUG).
- Une librairie de primitives (MCXLIB).
- Un chargeur de programme pour fichiers au format MCS-86 (MCXLOAD²).

Les applications à développer	Applications résidentes sur la carte	Applications résidentes sur le P.C.
Développement sur le P.C de l'application destinée à tourner sur la carte et téléchargement sur la carte via MCXLOAD. Développement sur le P.C de l'application destinée à tourner côté P.C.	Votre application	Votre application

² MCXLOAD existe aussi pour UNIX SC0, UNIX INTERACTIVE et QNX.

I.2.3 Développement d'applications spécifiques avec MCXDOS

MCXDOS tire partie de la structure P.C. de la carte MCX et est un logiciel DOS résident qui se comporte comme un serveur de réseau non dédié.

Il est chargé à la suite du système d'exploitation et offre la possibilité de charger MS-DOS à la fois dans votre machine et dans la carte MCX.

Le logiciel MCXDOS offre alors la possibilité de partager les ressources de votre machine (disque, écran, clavier, souris) avec la carte MCX.

La mise au point d'une application peut alors être faite en même temps sur votre machine et la carte MCX ; le passage des ressources P.C. vers MCX étant activé par une combinaison de touches sur votre clavier.

Vous pouvez par conséquent passer de la machine virtuelle MCX au P.C. très simplement et très rapidement.

Il devient donc extrêmement facile de développer dans la carte MCX car vous pouvez utiliser exactement les mêmes compilateurs et les mêmes logiciels de mise au point que ceux que vous avez l'habitude d'utiliser sur votre P.C.

MCXDOS est livré avec une librairie de primitives (MCXLIB) qui donne accès aux périphériques MCX étrangers à la structure P.C. classique.

Les applications à développer	Applications résidentes sur la carte	Applications résidentes sur le P.C.
Développement sur la carte de l'application destinée à tourner sur la carte.	Votre application +	Votre application +
Développement sur le P.C de l'application destinée à tourner côté P.C.	MS-DOS +	MS-DOS, WINDOWS 3.1, WINDOWS 95 +
	logiciel MCXDOS	logiciel MCXDOS

I.3 Garantie

La période de garantie est définie par nos conditions générales de garantie c'est-à-dire :

Garantie de 5 ans pièces¹ et main-d'oeuvre contre tout vice de fabrication ou de fonctionnement à l'exception des pannes engendrées par une utilisation non conforme ou bien par l'action excessive d'un agent ou d'une circonstance naturelle.

Les réparations sous garantie sont effectuées en nos locaux dans un délai moyen de deux jours ouvrés.

AVERTISSEMENT

1. Afin d'assurer un fonctionnement correct de la carte, vérifiez que la batterie est correctement connectée.
2. Le courant électrique provenant de l'alimentation, du téléphone et des câbles de transmission, peut présenter un danger.
 - Connectez et déconnectez les câbles uniquement lorsque la machine dans laquelle est installée votre carte est hors tension.
 - Ne touchez pas aux câbles pendant un orage.

D A N G E R

**NE JAMAIS BRANCHER OU DEBRANCHER LES CONNECTEURS
LORSQUE LA MACHINE EST SOUS TENSION**

Les pannes engendrées par une manipulation répétée des connecteurs RS232 sur les connecteurs SUB D25 et/ou SUB D9 avec la machine sous tension sont fréquentes et détruisent le plus souvent les amplificateurs de ligne contenus dans le dispositif de connexion.

La plupart des pannes sont facilement évitables à condition de respecter la règle énoncée ci-dessus.

RESPECTEZ LA !

¹ A l'exception de la batterie lithium qui n'est pas garantie.

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE


II. LA CARTE MCX-00	II-1
II.1 INSTALLATION DE LA CARTE	II-1
II.1.1 Position des interrupteurs et cavaliers	II-1
II.1.2 Sélection du niveau d'interruption	II-2
II.1.3 Sélection de l'adresse de base	II-3
II.1.4 Sélection de l'adresse d'entrées/sorties	II-4
II.1.5 Configuration des cavaliers	II-5
II.2 CARACTÉRISTIQUES ÉLECTRIQUES ET MÉCANIQUES	II-6
II.2.1 Description des connecteurs	II-6
II.3 PROGRAMMATION	II-7
II.3.1 Ports d'entrées/sorties internes de la carte MCX-00	II-7
II.3.2 Ports d'entrées/sorties au niveau du P.C. hôte.....	II-11
II.4 L'OPTION MCX-RACK 19"	II-13

II. LA CARTE MCX-00

II.1 Installation de la carte

La carte doit impérativement être installée dans un emplacement 16 bits de la machine.

II.1.1 Position des interrupteurs et cavaliers



A la livraison..... SW1 = 280h
 SW2 = IRQ10
 SW3 = D000h
 ST1 en 1-2, ST2 en 1-2, ST3 en 1-2, ST4 en 2-3 et ST5 en 1-2

II.1.2 Sélection du niveau d'interruption

Le bloc d'interrupteurs SW2 permet de choisir un niveau d'interruption parmi dix.

Avant de sélectionner un niveau d'interruption, soyez sûr qu'il n'est pas utilisé par l'un des périphériques déjà installés dans votre machine.

Ce choix effectué, sélectionnez la combinaison souhaitée en vous aidant du tableau ci-dessous :

sw2-1	sw2-2	sw2-3	sw2-4	sw2-5	sw2-6	sw2-7	sw2-8	sw2-9	sw2-10
IRQ9	IRQ3	IRQ4	IRQ5	IRQ7	IRQ10	IRQ11	IRQ12	IRQ14	IRQ15


Inter DIL SW2 - Sélection du niveau d'interruption

Pour sélectionner un niveau d'interruption, il suffit de mettre en position « ON » l'interrupteur correspondant à votre choix.

Attention, il est interdit de sélectionner deux niveaux en même temps, tous les autres interrupteurs doivent donc être en position « OFF ».

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut.



Interruption par défaut : SW2-6 = IRQ10

A la livraison, l'interruption sélectionnée est IRQ10.

II.1.3 Sélection de l'adresse de base

L'adresse de la mémoire double accès de la carte peut être choisie par l'intermédiaire d'un bloc de 10 interrupteurs (SW3) dans l'espace compris entre 512 Ko et 16 Mo.

La carte occupe un bloc de mémoire contigu de 32 Ko.


Avant de choisir un emplacement mémoire pour la carte, assurez vous que ce dernier est bien libre et qu'aucun dispositif de mémoire cache ne vient recouvrir cette zone avec de la mémoire système.

Le tableau suivant indique quels sont les bits d'adresses associés aux différents mini-interrupteurs :


sw3-1	sw3-2	sw3-3	sw3-4	sw3-5	sw3-6	sw3-7	sw3-8	sw3-9	sw3-10
A15	A16	A17	A18	A19	A20	A21	A22	A23	N/A

Inter DIL SW3 - Sélection de l'adresse mémoire¹

L'exemple ci-dessous montre comment l'on réalise le codage d'une adresse :



Ce qui donne :



Adresse : 0D0000h

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut, le switch doit être OFF pour mettre le bit d'adresse en condition active à 1.

A la livraison, l'adresse de base sélectionnée est 0D0000h.

¹ L'annexe « Configuration de l'interrupteur SW3 » fournit les configurations les plus courantes du bloc d'interrupteurs SW3.

II.1.4 Sélection de l'adresse d'entrées/sorties

Le P.C peut dialoguer avec la carte par l'intermédiaire d'un groupe de huit entrées/sorties dont l'adresse de base est fixée par le bloc de 10 interrupteurs SW1. L'adresse de base I/O de la carte peut être choisie dans l'espace I/O du P.C compris entre 0 et 1FFFh.

Il faut toutefois noter que la plupart des P.C. ne décodent pas les I/O au-delà de 400h ou bien 800h en fonction des fabricants. Si vous choisissez l'adresse de base 800h, il y a de fortes chances pour que votre carte soit décodée à l'adresse 0 empêchant du même coup votre système de fonctionner correctement.

Le tableau suivant indique quels sont les bits d'adresses associés aux différents mini-interrupteurs :

sw1-1	sw1-2	sw1-3	sw1-4	sw1-5	sw1-6	sw1-7	sw1-8	sw1-9	sw1-10
A3	A4	A5	A6	A7	A8	A9	A10	A11	A12

Inter DIL SW1 - Sélection de l'adresse I/O


L'exemple ci-dessous montre comment on réalise le codage d'une adresse sur SW1 :

	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3
	0	0	0	1	0	1	0	0	0	0
soit	0	2	8	0						

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut, le switch doit être OFF pour mettre le bit d'adresse en condition active à 1.

Ce qui donne :



Adresse : 0280h

A la livraison, les cartes sont décodées à l'adresse I/O 280h et occupent par conséquent les adresses I/O comprises entre 280h et 287h.

II.1.5 Configuration des cavaliers

La carte dispose de **cinq cavaliers** qui permettent de configurer son mode de fonctionnement.

- **Le cavalier ST1**

Le cavalier ST1 sert à contrôler l'activité du « watchdog » intégré de la carte.

- ST1 en 1-2 : Le « watchdog » est actif. Son activité peut être contrôlée par logiciel.
- ST1 en 2-3 : Le « watchdog » est désactivé.

- **Les cavaliers ST2 et ST3**

Ces deux cavaliers contrôlent certaines fonctionnalités au niveau du logiciel de la carte.

- ST2 en 1-2 et ST3 en 1-2 : C'est la configuration par défaut de la carte ; cette combinaison active le mode émulation MCC (activation du logiciel de base ou du logiciel multiprotocole), ce mode permet l'emploi de MCXDEBUG.
- ST2 en 2-3 et ST3 en 1-2 : Cette configuration active le mode de compatibilité P.C. de la carte. Dans ce mode, il est alors possible d'utiliser la carte MCX-00 en mode « stand-alone » avec l'extension MCX-SLOT qui offre 2 slots d'extension au format ISA ou avec l'extension PCMCIA.
- ST2 en 1-2 et ST3 en 2-3 : Utilisation réservée à ACKSYS.
- ST2 en 2-3 et ST3 en 2-3 : Cette combinaison permet l'utilisation du logiciel MCX-DOS.

- **Le cavalier ST4**

Le cavalier ST4 permet de connecter le +12V FLASH nécessaire à la programmation de la mémoire FLASH de 256 Ko.

- ST4 en 1-2 : Il est possible de programmer dynamiquement la mémoire FLASH (commande FLASH) ;
- ST4 en 2-3 : La broche de programmation est au +5V et interdit toute programmation accidentelle.

- **Le cavalier ST5 (Révision B et suivantes)**

Le cavalier ST5 permet de contrôler le signal RESET envoyé par le système P.C.

- ST5 en 1-2 : Un RESET effectué sur le P.C. sera transmis à la carte.
- ST5 en 2-3 : Un RESET P.C. n'aura pas d'effet sur la carte.

A la livraison les cavaliers sont configurés de la façon suivante :
ST1 en 1-2, ST2 en 1-2, ST3 en 1-2, ST4 en 2-3 et ST5 en 1-2

II.2 Caractéristiques électriques et mécaniques

CONSOMMATION	DIMENSIONS Longueur x Largeur	CONDITIONS D'UTILISATION		
+ 5 V DC		Humidité relative (non condensée)	Température	Stockage
1,60 A max / 8 W	340mm x 115mm	95% à +25°C	de -5 à +65°C	de -25 à +70°C

Les dimensions ne comprennent pas le connecteur J4, la barrette de fixation et les 2 connecteurs ISA.

Les consommations ont été calculées à partir d'une carte MCX-00 équipée d'un processeur 80386SX 25 Mhz, d'un coprocesseur 80387SX 25 Mhz et de 4 Mo de RAM.

II.2.1 Description des connecteurs

- **Connecteur J3**

Sur ce connecteur peuvent être branchées les extensions suivantes :

- MCX-SLOT (permet à la carte de fonctionner en mode « stand-alone »)
- MCX-PCMCIA (permet la connexion d'une carte bus PCMCIA à la norme 2.0)

- **Connecteur J4**

Ce connecteur, accessible à l'extérieur du P.C., permet par l'intermédiaire du câble MCX-CABLE fourni, de connecter le premier boîtier d'extension (MCX-BP ou MCX-BC/0) à la carte MCX-00.

- **Connecteur J5**

Ce connecteur permet la connexion d'un clavier à la carte en mode MCXDOS ou « stand-alone ».

II.3 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

II.3.1 Ports d'entrées/sorties internes de la carte MCX-00

Vous trouverez dans ce paragraphe une liste exhaustive des ports d'entrées/sorties au niveau de la carte MCX-00.

*** Adresse 80h - Affichage sur le groupe de 8 LED - (Ecriture uniquement) :**

D0	LED 0
D1	LED 1
D2	LED 2
D3	LED 3
D4	LED 4
D5	LED 5
D6	LED 6
D7	LED 7 (LED rouge)

Chaque bit à 1 correspond à une LED allumée.

*** Adresse 500h - Activation de l'interruption vers P.C. hôte - (Ecriture uniquement) :**

D0 à 0	Ligne d'interruption désactivée
D0 à 1	Ligne d'interruption activée

Cette ligne d'interruption peut être physiquement attachée aux lignes d'IRQ suivantes au niveau du P.C. hôte : IRQ9 (ou IRQ2), IRQ3, IRQ4, IRQ5, IRQ7, IRQ10, IRQ11, IRQ12, IRQ14, IRQ15 ; le choix se fait par l'intermédiaire du switch SW2 (positions 1 à 10 respectivement).

*** Adresse 501h - Potentiel VPP utilisé par la FLASH - (Ecriture uniquement) :**

D0 à 0	VPP = +5V	mode Lecture Flash
D0 à 1	VPP = +12V	mode programmation

*** Adresse 503h - RAZ IT (IRQ9) provenant du P.C. - (Ecriture uniquement) :**

D0 à 0 ou 1	RAZ de l'interruption générée par le P.C.
-------------------	---

L'interruption générée par le P.C. est physiquement attachée à la ligne d'interruption IRQ9 de la carte MCX.

*** Adresse 504h - Registre de Status / Contrôle - (Lecture/Ecriture) :**En Lecture :

- D0 Bit /Fifo Full (Depuis MOSEL 7200) :
Indique également l'état de la ligne d'interruption IRQ10
de la carte MCX.
- D1 Bit /Fifo Not Empty (Depuis MOSEL 7200) :
Indique de même l'état de la ligne d'interruption choisie
sur le P.C. lorsque l'on utilise le FIFO.
0 = IT inactive
1 = IT active
- D2 Bit /Fifo Half Full (Depuis MOSEL 7200).
- D3 Indique l'état de la ligne d'interruption choisie sur le P.C.
que l'on utilise ou pas le FIFO.
0 = IT inactive
1 = IT active
- D4 Indique la position du cavalier ST3
0 = position 2-3
1 = position 1-2
- D5 Indique la position du cavalier ST2
0 = position 2-3
1 = position 1-2
- D6 Bit POWER FAIL :
0 = défaillance de l'alimentation de la carte MCX.
- D7 Bit BAT-LOW :
à 0, il indique que la batterie Lithium doit être remplacée,
la lecture de ce bit n'est valide que si le bit BAT-TEST a
d'abord été positionné à 0 (Adresse 504h en écriture, bit de
poids 0).

En écriture :

- D0 Bit BAT-TEST :
lorsqu'il est à 0, il permet de lire le bit BAT-LOW (comme
indiqué précédemment).
- D1 Bit INT-MBX-ENABLE :
Contrôle de l'interruption mémoire double accès ; à 1, ce
bit autorise les interruptions générées par le P.C. lors de
l'écriture aux adresses 0 ou 1 de la mémoire double accès.
Ces interruptions sont recueillies sur la ligne IRQ9 de la
carte MCX. Positionné à 0, ce bit interdit ce type
d'interruptions.
- D2 Ce bit contrôle le temps de déclenchement du "Watchdog".
Le temps est de 1,6 seconde si D2 = 1 et 100 ms si D2 = 0
- D3 Adresse initiale de la fenêtre (A15).
D4 Adresse initiale de la fenêtre (A16).
D5 Adresse initiale de la fenêtre (A17).
D6 Adresse initiale de la fenêtre (A18).
D7 Adresse initiale de la fenêtre (A19).
Ces bits permettent de définir l'adresse de la page logique
de 32 Ko initiale vue par le P.C. Les autres bits d'adresse
A20, A21, A22 et A23 sont forcés à 0 lors de cette
opération.

Attention, la première écriture dans ce registre valide automatiquement les accès en mode Bus Master du P.C. vers la carte MCX ; il convient donc d'avoir initialisé le canal 0 du contrôleur de DMA numéro 1 en mode cascade avant d'écrire dans ce registre.

Si on accède à ce registre avant d'avoir initialisé le mode Bus Master alors, les accès P.C. à la mémoire double accès seront bloqués (ainsi que le P.C. !).

Il faut aussi noter que cette page logique n'est valide que jusqu'à ce que le P.C. hôte en ait fixé une autre.

*** Adresse 505h - RAZ du "Watchdog" - (Ecriture uniquement) :**

D0 à 0 ou 1 RAZ du "Watchdog".

*** Adresse 506h - Contrôle du "Watchdog" - (Ecriture uniquement) :**

D0 à 0 "watchdog" inactif.

D0 à 1 "watchdog" actif.

Le "watchdog" peut encore être désactivé par le cavalier ST1 ; en effet, en position 2-3, le "watchdog" est inactif quel que soit le contenu du registre de contrôle. En revanche, en position 1-2, le "watchdog" est activé et désactivé en fonction du contenu du registre de contrôle.

*** Adresse 507h - FIFO / PAGE - (Lecture/Ecriture) :**

En Lecture :

En lecture, les bits D0 à D7 indiquent quelle page de 32 Ko à été sélectionnée par le P.C. comme mémoire à double accès.

Les bits D0 à D7 ont la signification suivante :

D0	Adresse fenêtre (A15)
D1	Adresse fenêtre (A16)
D2	Adresse fenêtre (A17)
D3	Adresse fenêtre (A18)
D4	Adresse fenêtre (A19)
D5	Adresse fenêtre (A20)
D6	Adresse fenêtre (A21)
D7	Adresse fenêtre (A22)

Le bit d'adresse A23 est toujours fixé à 0 par câblage interne dans la carte MCX.

Adresse fenêtre	Registre PAGE
0000 : 0000	00
0800 : 0000	01
1000 : 0000	02
1800 : 0000	03
2000 : 0000	04
2800 : 0000	05
3000 : 0000	06
3800 : 0000	07
4000 : 0000	08
4800 : 0000	09
5000 : 0000	0A
5800 : 0000	0B
6000 : 0000	0C
6800 : 0000	0D
7000 : 0000	0E
7800 : 0000	0F
8000 : 0000	10
Etc.	Etc.

Extrait de la correspondance entre Adresse fenêtre et registre de Page.

En Ecriture :

En écriture, le port 507h permet d'écrire dans le registre de FIFO qui peut contenir 256 octets.

II.3.2 Ports d'entrées/sorties au niveau du P.C. hôte

L'adresse de base d'entrées/sorties (I/O) de la carte MCX pour le P.C. hôte est fixée par l'interrupteur DIL SW1. L'adresse I/O de base à la livraison est 280h.

*** Adresse Base + 0 - Lecture FIFO - (Lecture uniquement) :**

Ce port I/O permet de lire le contenu du FIFO qui a précédemment été rempli par la carte MCX (ce FIFO a une profondeur de 256 octets). Si le FIFO est vide, la valeur obtenue est 0FFh (255).

*** Adresse Base + 0 - RESET MCX - (Ecriture uniquement) :**

Ce port I/O permet de faire un « Reset » de la carte MCX. Ce dernier intervient au plus tard 1,6s après l'écriture. Cette fonctionnalité n'est validée qu'à partir des cartes REV C ayant le cavalier de validation du Watchdog activé (ST1 en position 1-2). Attention, la validation du watchdog par logiciel n'a aucune influence.

*** Adresse Base + 1 - Ecriture PAGE - (Ecriture uniquement) :**

Les bits D0 à D7 permettent de sélectionner une page logique de 32 Ko de la mémoire de la carte MCX qui sera accessible dans la fenêtre du P.C.

D0	Adresse page logique - A15.
D1	Adresse page logique - A16.
D2	Adresse page logique - A17.
D3	Adresse page logique - A18.
D4	Adresse page logique - A19.
D5	Adresse page logique - A20.
D6	Adresse page logique - A21.
D7	Adresse page logique - A22.

Le bit d'adresse A23 est toujours fixé à 0 par câblage interne dans la carte MCX. Attention, la première écriture dans ce registre désactive le choix de page fait par la carte MCX lors de son initialisation.

*** Adresse Base + 2 - IT P.C. VERS MCX - (Ecriture uniquement) :**

Une écriture à cette adresse déclenche une interruption vers la carte MCX (ligne IRQ9 de la carte). Ceci constitue une alternative pour réveiller la carte MCX à l'interruption générée lors de l'écriture aux adresses 0 et 1 de la mémoire double accès.

Le contenu des bits de données n'est pas significatif.

*** Adresse Base + 3 - RAZ IT MCX VERS P.C. :**En écriture :

Un accès en écriture à ce registre a pour effet de remettre à zéro l'interruption générée par la MCX et destinée au P.C. hôte. Le contenu des bits de données n'est pas significatif.


En lecture : (MCX-00 Rev B et plus)

La lecture de ce registre retourne les informations suivantes :

- D0..... Bit MCX-TO-P.C.-INT :
Ce bit indique l'état du signal d'interruption généré par la carte MCX vers le PC.
0 : Interruption inactive.
1 : Interruption active.
- D1..... Bit FIFO-EMPTY :
à 0, il indique que la FIFO est vide, à 1, il indique que la FIFO contient au moins un octet.
- D2..... Bit MCX-INT :
à 1, il indique que la carte MCX n'a pas encore désactivé l'interruption générée par le P.C.
- D3..... Bit WIN-SET :
à 0, ce bit indique que la carte MCX a bien positionné sa page logique initiale et que les données lues dans la fenêtre du P.C. sont valides. A 1, il indique que cette opération n'a pas encore été réalisée ou bien que le P.C. hôte a sélectionné une nouvelle page logique dans la fenêtre.
- D4..... Bit ST2 :
à 1, il indique que le cavalier ST2 de la carte MCX est en position 1-2 ; dans le cas contraire, il est en position 2-3.
- D5..... Bit ST3 :
à 1, il indique que le cavalier ST3 de la carte MCX est en position 1-2 ; dans le cas contraire, il est en position 2-3.

Les bits D6 et D7 ne sont pas significatifs.

II.4 L'option MCX-RACK 19"



Version française, 10 janvier 1997. Révision B-04.

Manuel d'installation et caractéristiques techniques des cartes de la gamme MCX.

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE


III. LA CARTE MCX-LITE/0	III-1
III.1 INSTALLATION DE LA CARTE.....	III-1
III.1.1 Position des interrupteurs et cavaliers.....	III-1
III.1.2 Sélection du niveau d'interruption	III-2
III.1.3 Sélection de l'adresse de base.....	III-3
III.1.4 Sélection de l'adresse d'entrées/sorties.....	III-4
III.1.5 Configuration des cavaliers.....	III-5
III.2 CARACTÉRISTIQUES ÉLECTRIQUES ET MÉCANIQUES.....	III-6
III.2.1 Description des connecteurs.....	III-6
III.3 PROGRAMMATION	III-7
III.3.1 Ports d'entrées/sorties internes de la carte MCX-Lite/0.....	III-7
III.3.2 Ports d'entrées/sorties au niveau du P.C. hôte	III-11
III.4 L'OPTION MCX-LITE-RACK 19"	III-13

III. LA CARTE MCX-LITE/0

III.1 Installation de la carte

La carte doit impérativement être installée dans un emplacement 16 bits de la machine.

III.1.1 Position des interrupteurs et cavaliers



A la livraison..... SW1 = 280h
 SW2 = IRQ10
 SW3 = D000h
 ST1 en 1-2, ST2 en 1-2, ST3 en 1-2, ST4 en 2-3 et ST5 en 1-2

III.1.2 Sélection du niveau d'interruption

Le bloc d'interrupteurs SW2 permet de choisir un niveau d'interruption parmi dix.

Avant de sélectionner un niveau d'interruption, soyez sûr qu'il n'est pas utilisé par l'un des périphériques déjà installés dans votre machine.

Ce choix effectué, sélectionnez la combinaison souhaitée en vous aidant du tableau ci-dessous:

sw2-1	sw2-2	sw2-3	sw2-4	sw2-5	sw2-6	sw2-7	sw2-8	sw2-9	sw2-10
IRQ9	IRQ3	IRQ4	IRQ5	IRQ7	IRQ10	IRQ11	IRQ12	IRQ14	IRQ15


Inter DIL SW2 - Sélection du niveau d'interruption

Pour sélectionner un niveau d'interruption, il suffit de mettre en position « ON » l'interrupteur correspondant à votre choix.

Attention, il est interdit de sélectionner plusieurs niveaux en même temps, un seul interrupteur doit donc être en position « ON ».

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut.



Interruption par défaut : SW2-6 = IRQ10

A la livraison, l'interruption sélectionnée est IRQ10.

III.1.3 Sélection de l'adresse de base

L'adresse de la mémoire double accès de la carte peut être choisie par l'intermédiaire d'un bloc de 10 interrupteurs (SW3) dans l'espace compris entre 512 Ko et 16 Mo.

La carte occupe un bloc de mémoire contigu de 32 Ko.


Avant de choisir un emplacement mémoire pour la carte, assurez vous que ce dernier est bien libre et qu'aucun dispositif de mémoire cache ne vient recouvrir cette zone avec de la mémoire système.

Le tableau suivant indique quels sont les bits d'adresses associés aux différents mini-interrupteurs :


sw3-1	sw3-2	sw3-3	sw3-4	sw3-5	sw3-6	sw3-7	sw3-8	sw3-9	sw3-10
A15	A16	A17	A18	A19	A20	A21	A22	A23	N/A

Inter DIL SW3 - Sélection de l'adresse mémoire¹

L'exemple ci-dessous montre comment on réalise le codage d'une adresse :



Ce qui donne :



Adresse : 0D0000h

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut, le switch doit être OFF pour mettre le bit d'adresse en condition active à 1.

A la livraison, l'adresse de base sélectionnée est 0D0000h.

¹ L'annexe « Configuration de l'interrupteur SW3 » fournit les configurations les plus courantes du bloc d'interrupteurs SW3.

III.1.4 Sélection de l'adresse d'entrées/sorties

Le P.C. peut dialoguer avec la carte par l'intermédiaire d'un groupe de huit entrées/sorties dont l'adresse de base est fixée par le bloc de 10 interrupteurs SW1. L'adresse de base I/O de la carte peut être choisie dans l'espace I/O du P.C, compris entre 0 et 1FFFh.

Il faut toutefois noter que la plupart des P.C. ne décodent pas les I/O au-delà de 400h ou bien 800h en fonction des fabricants. Si vous choisissez l'adresse de base 800h il y a de fortes chances pour que votre carte soit décodée à l'adresse 0, empêchant du même coup votre système de fonctionner correctement.

Le tableau suivant indique quels sont les bits d'adresses associés aux différents mini-interrupteurs :

sw1-1	sw1-2	sw1-3	sw1-4	sw1-5	sw1-6	sw1-7	sw1-8	sw1-9	sw1-10
A3	A4	A5	A6	A7	A8	A9	A10	A11	A12

Inter DIL SW1 - Sélection de l'adresse I/O


L'exemple ci-dessous montre comment on réalise le codage d'une adresse sur SW1 :

	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3
	0	0	0	1	0	1	0	0	0	0
soit	0	2		8			0			

Note :

La position « ON » correspond à l'interrupteur poussé vers le haut, le switch doit être OFF pour mettre le bit d'adresse en condition active à 1.

Ce qui donne :



Adresse : 0280h

A la livraison, les cartes sont décodées à l'adresse I/O 280h et occupent, par conséquent, les adresses I/O comprises entre 280h et 287h.

III.1.5 Configuration des cavaliers

La carte dispose de **cinq cavaliers** qui permettent de configurer son mode de fonctionnement.

- **Le cavalier ST1**

Le cavalier ST1 sert à contrôler l'activité du « watchdog » intégré de la carte.

- ST1 en 1-2 : Le « watchdog » est actif. Son activité peut être contrôlée par logiciel.
- ST1 en 2-3 : Le « watchdog » est désactivé.

- **Les cavaliers ST2 et ST3**

Ces deux cavaliers contrôlent certaines fonctionnalités au niveau du logiciel de la carte.

- ST2 en 1-2 et ST3 en 1-2 : C'est la configuration par défaut de la carte ; cette combinaison active le mode émulation MCC (activation du logiciel de base ou du logiciel multiprotocole) ; ce mode permet l'emploi de MCXDEBUG.
- ST2 en 2-3 et ST3 en 1-2 : Cette configuration active le mode de compatibilité P.C. de la carte. Dans ce mode, il est alors possible d'utiliser la carte MCX-Lite/0 en mode « stand-alone » avec l'extension Lite-104.
- ST2 en 1-2 et ST3 en 2-3 : Configuration réservée à ACKSYS.
- ST2 en 2-3 et ST3 en 2-3 : Cette configuration permet l'utilisation du logiciel MCXDOS.

- **Le cavalier ST4**

Le cavalier ST4 permet de connecter le +12V FLASH nécessaire à la programmation de la mémoire FLASH de 256 Ko.

- ST4 en 1-2 : Il est possible de programmer dynamiquement la mémoire FLASH (commande FLASH).
- ST4 en 2-3 : La broche de programmation est au +5V et interdit toute programmation accidentelle.

- **Le cavalier ST5**

Le cavalier ST5 permet de contrôler le signal RESET envoyé par le système P.C.

- ST5 en 1-2 : Un RESET effectué sur le P.C. sera transmis sur la carte.
- ST5 en 2-3 : Un RESET P.C. n'aura pas d'effet sur la carte.

A la livraison, les cavaliers sont configurés de la façon suivante :
ST1 en 1-2, ST2 en 1-2, ST3 en 1-2, ST4 en 2-3 et ST5 en 1-2

APPENDICE AU CHAPITRE III DU MANUEL D'INSTALLATION ET CARACTERISTIQUES TECHNIQUES DES CARTES DE LA GAMME MCX

Deux modifications ont été apportées sur les cartes MCX-Lite/0 rev B par rapport aux cartes MCX-Lite/0 rev A.

- L'électronique qui permet la programmation de la mémoire FLASH ainsi que le cavalier ST4 nécessaire à la programmation de la mémoire FLASH ont été supprimés. La mémoire FLASH est remplacée par de l'EPROM type 27C020.
- Un nouveau cavalier appelé ST6 a été ajouté.

Le cavalier ST6 permet de masquer/démasquer la fenêtre de 32 Ko occupée par la carte dans le P.C.

- ST6 en 1-2 : Mode compatible carte MCX-Lite/0 Rev A ; La fenêtre est toujours accessible (démasquée) depuis le P.C.
- ST6 en 2-3 : A la suite d'un RESET, la fenêtre est inaccessible (masquée) depuis le P.C.
Une lecture à l'adresse I/O base + 2 démasque la fenêtre.
Une lecture à l'adresse I/O base + 1 masque la fenêtre.

A la livraison, les cavaliers des cartes MCX-Lite/0 rev B sont configurés de la façon suivante :

ST1 en 1-2, ST2 en 1-2, ST3 en 1-2, ST5 en 1-2 et ST6 en 1-2

III.2 Caractéristiques électriques et mécaniques

CONSOMMATION	DIMENSIONS Longueur x Largeur	CONDITIONS D'UTILISATION		
		Humidité relative (non condensée)	Température	Stockage
+ 5 V DC				
1,48 A max / 7,4 W	340mm x 115mm	95% à +25°C	de -5 à +65°C	de -25 à +70°C

Les dimensions ne comprennent pas les connecteurs ISA.

Les consommations ont été calculées à partir d'une carte MCX-Lite/0 équipée d'un processeur 80386SX 25 Mhz et de 4 Mo de RAM.

III.2.1 Description des connecteurs

- **Connecteur J3 ISA 100 points**

Sur ce connecteur, les extensions suivantes peuvent être branchées :

- *Lite-SERIAL*,
- *Lite-UNIX*,
- *Lite-485*,
- *Lite-104*,
- Hardware spécifique.

III.3 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

III.3.1 Ports d'entrées/sorties internes de la carte MCX-Lite/0

Vous trouverez dans ce paragraphe une liste exhaustive des ports d'entrées/sorties au niveau de la carte MCX-Lite/0.

*** Adresse 80h - Affichage sur le groupe de 8 LED - (Ecriture uniquement) :**

D0	LED 0
D1	LED 1
D2	LED 2
D3	LED 3
D4	LED 4
D5	LED 5
D6	LED 6
D7	LED 7 (LED rouge)

Chaque bit à 1 correspond à une LED allumée.

*** Adresse 500h - Activation de l'interruption vers P.C. hôte - (Ecriture uniquement) :**

D0 à 0	Ligne d'interruption désactivée
D0 à 1	Ligne d'interruption activée

Cette ligne d'interruption peut être physiquement attachée aux lignes d'IRQ suivantes, au niveau du P.C. hôte : IRQ9 (ou IRQ2), IRQ3, IRQ4, IRQ5, IRQ7, IRQ10, IRQ11, IRQ12, IRQ14, IRQ15 ; le choix se fait par l'intermédiaire du switch SW2 (positions 1 à 10 respectivement).

*** Adresse 501h - Potentiel VPP utilisé par la FLASH - (Ecriture uniquement) :**

D0 à 0	VPP = +5V	mode Lecture Flash
D0 à 1	VPP = +12V	mode programmation

*** Adresse 503h - RAZ IT (IRQ9) provenant du P.C. - (Ecriture uniquement) :**

D0 à 0 ou 1	RAZ de l'interruption générée par le P.C.
-------------------	---

L'interruption générée par le P.C. est physiquement attachée à la ligne d'interruption IRQ9 de la carte MCX-Lite/0.

*** Adresse 504h - Registre de Status / Contrôle - (Lecture/Ecriture) :**En Lecture :

- D0.....Bit /Fifo Full (Depuis MOSEL 7200).
Indique également l'état de la ligne d'interruption IRQ10 de la carte MCX-Lite/0.
- D1.....Bit /Fifo Not Empty (Depuis MOSEL 7200).
Indique de même l'état de la ligne d'interruption choisie sur le P.C. lorsque l'on utilise le FIFO. (0 = IT inactive, 1 = IT active)
- D2.....Bit /Fifo Half Full (Depuis MOSEL 7200).
- D3.....Indique l'état de la ligne d'interruption choisie sur le P.C. que l'on utilise ou pas le FIFO. (0 =IT inactive,1 = IT active).
- D4.....Indique la position du cavalier ST3 :
- 1 = position 1-2
- 0 = position 2-3
- D5.....Indique la position du cavalier ST2 :
- 1 = position 1-2
- 0 = position 2-3
- D6.....Bit POWER FAIL :
à 0, il indique une défaillance de l'alimentation de la carte MCX-Lite/0.
- D7.....Bit BAT-LOW :
à 0, il indique que la batterie Lithium doit être remplacée ; la lecture de ce bit n'est valide que si le bit BAT-TEST a d'abord été positionné à 0 (Adresse 504h en écriture, bit de poids 0).

En écriture :

- D0.....Bit BAT-TEST:
lorsqu'il est à 0, il permet de lire le bit BAT-LOW (comme indiqué précédemment).
- D1.....Contrôle de l'interruption mémoire double accès.
A 1, ce bit autorise les interruptions générées par le P.C. lors de l'écriture aux adresses 0 ou 1 de la mémoire double accès.
Ces interruptions sont recueillies sur la ligne IRQ9 de la carte MCX-Lite/0. Positionné à 0, ce bit interdit ce type d'interruptions.
- D2.....Ce bit contrôle le temps de déclenchement du "Watchdog".
Le temps est de 1,6 seconde si D2 = 1 et 100 ms si D2 = 0.
- D3.....Adresse initiale de la fenêtre (A15).
- D4.....Adresse initiale de la fenêtre (A16).
- D5.....Adresse initiale de la fenêtre (A17).
- D6.....Adresse initiale de la fenêtre (A18).
- D7.....Adresse initiale de la fenêtre (A19).
Ces bits permettent de définir l'adresse de la page logique de 32 Ko initiale vue par le P.C. Les autres bits d'adresse A20, A21, A22 et A23 sont forcés à 0 lors de cette opération.

Attention, la première écriture dans ce registre valide automatiquement les accès en mode Bus Master du P.C. vers la carte MCX-Lite/0 ; il convient donc d'avoir initialisé le canal 0 du contrôleur de DMA numéro 1 en mode cascade, avant d'écrire dans ce registre.

Si on accède à ce registre avant d'avoir initialisé le mode Bus Master alors les accès P.C. à la mémoire double accès seront bloqués (ainsi que le P.C. !).

Il faut aussi noter que cette page logique n'est valide que jusqu'à ce que le P.C. hôte en ait fixé une autre.

*** Adresse 505h - RAZ du "Watchdog" - (Ecriture uniquement) :**

D0 à 0 ou 1RAZ du "Watchdog".

*** Adresse 506h - Contrôle du "Watchdog" - (Ecriture uniquement) :**

D0 à 0 "Watchdog" inactif.

D0 à 1 "Watchdog" actif.

Le "Watchdog" peut encore être désactivé par le cavalier ST1; en effet, en position 2-3, le "watchdog" est inactif quel que soit le contenu du registre de contrôle. En revanche, en position 1-2, le "watchdog" est activé et désactivé en fonction du contenu du registre de contrôle.

*** Adresse 507h - FIFO / PAGE - (Lecture/Ecriture) :**

En Lecture :

En lecture, les bits D0 à D7 indiquent quelle page de 32 Ko à été sélectionnée par le P.C. comme mémoire à double accès.

Les bits D0 à D7 ont la signification suivante :

D0	Adresse fenêtre (A15)
D1	Adresse fenêtre (A16)
D2	Adresse fenêtre (A17)
D3	Adresse fenêtre (A18)
D4	Adresse fenêtre (A19)
D5	Adresse fenêtre (A20)
D6	Adresse fenêtre (A21)
D7	Adresse fenêtre (A22)

Le bit d'adresse A23 est toujours fixé à 0 par câblage interne dans la carte MCX-Lite/0.

Adresse fenêtre	Registre PAGE
0000 : 0000	00
0800 : 0000	01
1000 : 0000	02
1800 : 0000	03
2000 : 0000	04
2800 : 0000	05
3000 : 0000	06
3800 : 0000	07
4000 : 0000	08
4800 : 0000	09
5000 : 0000	0A
5800 : 0000	0B
6000 : 0000	0C
6800 : 0000	0D
7000 : 0000	0E
7800 : 0000	0F
8000 : 0000	10
Etc.	Etc.

Extrait de la correspondance entre Adresse fenêtre et registre de Page.

En Ecriture :

En écriture, le port 507h permet d'écrire dans le registre de FIFO qui peut contenir 256 octets.

III.3.2 Ports d'entrées/sorties au niveau du P.C. hôte

L'adresse de base d'entrées/sorties (I/O) de la carte MCX-Lite/0 pour le P.C. hôte est fixée par l'interrupteur DIL SW1. L'adresse I/O de base à la livraison est 280h.

*** Adresse Base + 0 - Lecture FIFO - (Lecture uniquement) :**

Ce port I/O permet de lire le contenu du FIFO qui a précédemment été rempli par la carte MCX-Lite/0 (ce FIFO a une profondeur de 256 octets). Si le FIFO est vide, la valeur obtenue est 0FFH (255).

*** Adresse Base + 0 - RESET MCX-Lite/0 - (Ecriture uniquement) :**

Ce port I/O permet de faire un « Reset » de la carte MCX-Lite/0. Ce dernier intervient au plus tard 1,6s après l'écriture. Cette fonctionnalité n'est validée qu'à partir des cartes REV B ayant le cavalier de validation du Watchdog activé (ST1 en position 1-2). Attention, la validation du watchdog par logiciel n'a aucune influence.

*** Adresse Base + 1 - Ecriture PAGE - (Ecriture uniquement) :**

Les bits D0 à D7 permettent de sélectionner une page logique de 32 Ko de la mémoire de la carte MCX-Lite/0 qui sera accessible dans la fenêtre du P.C.

D0	Adresse page logique - A15.
D1	Adresse page logique - A16.
D2	Adresse page logique - A17.
D3	Adresse page logique - A18.
D4	Adresse page logique - A19.
D5	Adresse page logique - A20.
D6	Adresse page logique - A21.
D7	Adresse page logique - A22.

Le bit d'adresse A23 est toujours fixé à 0 par câblage interne dans la carte MCX-Lite/0. Attention, la première écriture dans ce registre désactive le choix de page fait par la carte MCX-Lite/0 lors de son initialisation.

*** Adresse Base + 2 - IT P.C. VERS MCX - (Ecriture uniquement) :**

Une écriture à cette adresse déclenche une interruption vers la carte MCX-Lite/0 (ligne IRQ9 de la carte). Ceci constitue une alternative pour réveiller la carte MCX-Lite/0 à l'interruption générée lors de l'écriture aux adresses 0 et 1 de la mémoire double accès. Le contenu des bits de données n'est pas significatif.

*** Adresse Base + 3 - RAZ IT MCX VERS P.C. :**En écriture:

Un accès en écriture à ce registre a pour effet de remettre à zéro l'interruption générée par la MCX-Lite/0 et destinée au P.C. hôte. Le contenu des bits de données n'est pas significatif.


En lecture :

La lecture de ce registre retourne les informations suivantes :

- D0 Bit MCX-TO-P.C.-INT :
Ce bit indique l'état du signal d'interruption généré par la carte MCX-Lite/0 vers le PC.
0 : Interruption inactive.
1 : Interruption active.
- D1 Bit FIFO-EMPTY:
à 0, il indique que la FIFO est vide, à 1 il indique que la FIFO contient au moins un octet.
- D2 Bit MCX-INT :
à 1, il indique que la carte MCX-Lite/0 n'a pas encore désactivé l'interruption générée par le P.C.
- D3 Bit WIN-S
à 0, ce bit indique que la carte MCX-Lite/0 a bien positionné sa page logique initiale et que les données lues dans la fenêtre du P.C. sont valides. A 1, il indique que cette opération n'a pas encore été réalisée ou bien que le P.C. hôte a sélectionné une nouvelle page logique dans la fenêtre.
- D4 Bit ST2 :
à 1, il indique que le cavalier ST2 de la carte MCX-Lite/0 est en position 1-2 ; dans le cas contraire il est en position 2-3.
- D5 Bit ST3 :
à 1, il indique que le cavalier ST3 de la carte MCX-Lite/0 est en position 1-2 ; dans le cas contraire il est en position 2-3.

Les bits D6 et D7 ne sont pas significatifs.

III.4 L'option MCX-LITE-rack 19"



Version française, 10 janvier 1997. Révision B-04.
Manuel d'installation et caractéristiques techniques des cartes de la gamme MCX.


INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

IV. L'EXTENSION MCX-BP.....	IV-1
IV.1 CONFIGURATION DE L'EXTENSION	IV-2
IV.2 HISTORIQUE DES PRINCIPALES REVISIONS DE L'EXTENSION.....	IV-3
IV.3 INSTALLATION DES EXTENSIONS.....	IV-4
IV.4 OPTIONS MECANQUES	IV-6
IV.5 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS	IV-7
IV.6 CARACTERISTIQUES ELECTRIQUES ET MECANQUES	IV-10
IV.7 PROGRAMMATION.....	IV-11
IV.7.1 Ports d'entrées/sorties du boîtier MCX-BP	IV-11

IV. L'EXTENSION MCX-BP



EXTENSION MCX-BP

COTES EN mm

POIDS = 970 g + 40 g (caches de protection connecteurs)

Le dispositif de raccordement MCX-BP (RS232D/RS422A) est un sous-ensemble complètement indépendant de la carte MCX-00.

Il intègre toute la logique de communication (en particulier les unités de communication ZILOG 85C30) ainsi que le système d'amplification des signaux pour pouvoir satisfaire aux normes RS232D et RS422A.

D'autre part, plusieurs dispositifs assurent la protection du boîtier MCX-BP ; il y a en particulier, des fusibles ré-armables pour la protection contre les court-circuits et des « TVS » (Transient Voltage Suppressor) pour la protection contre les surtensions ; ces derniers assurent une remarquable protection contre les décharges électrostatiques.

L'extension MCX-BP permet d'ajouter 8 lignes de communication supplémentaires à la carte MCX-00 (jusqu'à 8 extensions peuvent être raccordées à une carte MCX-00 pour totaliser 64 voies).

Le kit de base se compose :


- d'un dispositif de raccordement supplémentaire 8 lignes,
- d'un kit de vis et capots de protection.

IV.1 Configuration de l'extension

L'extension MCX-BP dispose de deux blocs de mini-interrupteurs¹ situés sur la face arrière. Le premier, qui comporte 4 mini-interrupteurs permet de sélectionner le numéro d'unité de l'extension. Le second, qui comporte 8 mini-interrupteurs permet d'accorder la ligne de communication entre la carte MCX et l'ensemble formé par les extensions MCX-BP.

Le numéro d'unité choisi pour chaque extension va déterminer la position du boîtier dans la chaîne formée par l'ensemble.

Le premier boîtier MCX-BP (lignes 1 à 8) doit toujours avoir pour numéro d'unité 0. Les illustrations ci-dessous donnent la configuration du bloc de 4 mini-interrupteurs en fonction du nombre de voies raccordées à la carte MCX.



Le bloc de huit mini-interrupteurs du dernier boîtier de connexion en ligne doit absolument avoir tous les mini-interrupteurs en position ON. Les blocs de huit mini-interrupteurs sur les autres boîtiers doivent être OFF.

Le point sur les deux interrupteurs situés en face avant ne doit pas être visible, sauf pour des cas particuliers (voir paragraphe IV.5 « Attribution des signaux sur les connecteurs »).

¹ A la livraison d'une configuration complète (carte MCX-00 + boîtiers), chaque boîtier est configuré en usine.

Vérification de la configuration au niveau des dispositifs de connexion MCX-BP

Chaque dispositif de connexion huit lignes MCX-BP possède 10 témoins lumineux.

Huit témoins jaunes (un par voie) indiquent dans quel mode se trouvent configurées les 8 voies de la carte MCX :

- Témoin jaune allumé Voie associée configurée en mode RS422A.
- Témoin jaune éteint Voie associée configurée en mode RS232D.

Le témoin vert indique, lorsqu'il est allumé, qu'une tension est présente sur le boîtier en provenance du P.C. ou de l'alimentation MCX-PWS.

Il peut s'éteindre pour les causes suivantes :

- Mauvaise connexion du câble de raccordement.
- Panne sur les tensions +12V et -12V du système.
- Court-circuit sur un connecteur SUB D 25 points.
- Surcharge des alimentations sur les SUB D 25 points.

En mode émulation MCC uniquement, le témoin rouge indique, lorsqu'il est allumé en permanence, que le nombre de boîtiers MCX-BP installés dépasse deux ou bien que le nombre de lignes RS422A activées simultanément dépasse huit ; il faut, par conséquent, connecter une alimentation externe de type MCX-PWS.

Vérification de la configuration au niveau de la carte MCX en mode émulation MCC (cavaliers ST2 et ST3 en position 1-2)

Si, lors de l'autotest effectué à la mise sous tension, les leds affichent le code binaire 81h alors c'est que la configuration des extensions MCX-BP n'est pas correcte.

Si un autre code d'erreur est affiché (voir annexe « Test automatique à la mise sous tension »), il est indispensable d'arrêter la machine et de consulter votre revendeur qui prendra toutes les dispositions pour vous dépanner le plus rapidement possible.

Note importante :

Aucune vérification n'est effectuée sur la configuration des extensions MCX-BP si la carte MCX-00 est configurée en mode MCXDOS (ST2 et ST3 en position 2-3) ou en mode « stand-alone » (ST2 en position 2-3 et ST3 en position 1-2).

IV.2 Historique des principales révisions de l'extension

- Boîtier MCX-BP REV D : Un oscillateur supplémentaire à 14,7456 Mhz est implanté.
- Boîtier MCX-BP REV E : Accès au signal RING INDICATOR en mode synchrone.
Déplacement du signal RS232 TXCLOCK de la broche 15 vers la broche 24.
La broche 15 reçoit un signal RS232 d'horloge d'émission entrant TXCLK_I.


IV.3 Installation des extensions

Une fois la carte montée dans la machine, il convient de raccorder (**hors tension**) le câble (rond 80 points blindé) entre la carte MCX-00 et le premier dispositif de connexion MCX-BP.

Si vous envisagez de raccorder plus de deux boîtiers de connexion MCX-BP ou bien si vous avez l'intention d'utiliser plus de huit lignes RS422A simultanément, vous devez vous procurer l'alimentation auxiliaire externe MCX-PWS qui évitera de surcharger l'alimentation de votre système (cette alimentation est automatiquement intégrée dans les configurations MCX 24, 32, 40, 48, 56 et 64 voies).

Cette alimentation se présente sous la forme d'un boîtier de connexion et doit être insérée au milieu de la chaîne formée par les boîtiers MCX-BP. Cette alimentation doit enfin être raccordée au secteur.

Ne jamais brancher ou débrancher les unités entre elles lorsque votre système ou l'alimentation MCX-PWS sont sous tension.




ALIMENTATION AUXILIAIRE MXPWS

COTES EN mm

POIDS = 1728 g + 22 g (caches de protection connecteurs)

ASSEMBLAGE DE 1 A 8 BOITIERS MCX-BP

A partir d'une configuration 16 voies, chaque boîtier MCX-BP est identifié par un code (A1/8, B9/16, C17/24 ...) apposé sur une étiquette collée en face avant, facilitant ainsi l'ordre d'assemblage.



IV.4 Options mécaniques

La tenue mécanique entre les boîtiers MCX-BP et MCX-PWS peut être renforcée par l'utilisation de raidisseurs :


- **Support BP modulo 2** : fixation pour 2 boîtiers (MCX-BP ou MCX-PWS).
- **Support BP modulo 3** : fixation pour 3 boîtiers (MCX-BP ou MCX-PWS).

Ces raidisseurs peuvent être, eux-mêmes, interconnectés pour supporter une chaîne de 8 boîtiers MCX-BP et un boîtier MCX-PWS.

Les boîtiers MCX-BP et MCX-PWS peuvent être montés en RACK 19" avec les supports suivants :

- **Face avant 19"** modulo 2 (<5U).
- **Face avant 19"** modulo 3 (<8U).
- **Face avant 19"** connecteur (pour le passage du câble rond) (<3U).

Montage de 2 MCX-BP et 1 alimentation MCX-PWS dans un modulo 3 avec face avant 19"



Un boîtier MCX-BP isolé peut être monté en RACK 19" avec le support suivant :

- **MCX-BP-RACK (3U).**

Une carte MCX-00, en fonctionnement autonome, et son alimentation peuvent être montés en RACK 19" avec le support suivant :

- **MCX-RACK 19" (2U).**

et le boîtier à l'extérieur ou avec une face avant ou un support BP.

IV.5 Attribution des signaux sur les connecteurs

CONNECTEUR SUB D25 POINTS (commun aux 8 voies de l'extension)

Broche n°	Direction du signal	Description	Norme CCITT V 24
1	I	PGND	101
2	O	TXDATA	103
3	I	RXDATA	104
4	O	RTS	105
5	I	CTS	106
6	
7	I	MASSE 0V	102
8	I	CD	109
9	O	+ 12 VDC	
10	O	- 12 VDC	
11 ¹	I	+ RXCLOCK	
12	O	- TXDATA	
13	O	+ TXDATA	

Broche n°	Direction du signal	Description	Norme CCITT V 24
14 ²	O	- TXCLOCK	
15 ³	O	TXCLOCK (Rev.<E)	113
	I	TXCLK-I (Rev.≥E)	114
16 ¹	O	+ TXCLOCK	
17	I	RXCLOCK	115
18	
19 ¹	I	- RXCLOCK	
20	O	DTR	108.2
21	I	- RXDATA	
22	I	RI	125
23	I	+ RXDATA	
24 (Rev <E)	
	O	TXCLOCK (Rev. ≥E)	113
25	

I : Signaux en entrée

O : Signaux en sortie

Attention, pour utiliser les adaptateurs ACKSYS : AD422/485-INT et BC20MA-INT, il est absolument indispensable de connecter le signal AUX -12V (point apparent sur le mini-interrupteur).

Les sorties + 12 VDC et - 12 VDC sont protégées par des fusibles thermiques ré-armables (20 secondes); l'intensité maximale totale admissible pour un dispositif de 8 lignes est de 750 mA sur chaque tension (à répartir sur le nombre de voies chargées).

² Les signaux RS422A +RXCLOCK, -RXCLOCK, +TXCLOCK, -TXCLOCK ne sont disponibles que sur les canaux 1 à 3 de chaque dispositif de connexion.

Les signaux +TXDATA, -TXDATA, +RXDATA et -RXDATA sont disponibles sur tous les ports à la condition d'avoir initialisé ces ports en mode RS422A.

³ Sur les ports 1 et 5, les deux mini-interrupteurs, situés en face avant d'une extension MCX-BP, permettent de choisir pour la broche 15 entre les deux signaux suivant : TXCLOCK (ou TXCLK-I suivant la révision du MCX-BP) et - 12VDC. Le signal TXCLOCK (ou TXCLK-I suivant la révision du MCX-BP) est toujours actif sur les autres ports.

Le signal -12VDC est activé lorsque le point est apparent sur le mini-interrupteur.

SOURCE DES HORLOGES EN MODE SYNCHRONE

Cas d'un canal programmé en mode RS232D :

3 signaux d'horloge RS232D sont disponibles sur les connecteurs 25 points des boîtiers MCX-BP rev E et plus :

- La broche N°15 TXCLK_I (Signal horloge émission entrant).
- La broche N°17 RXCLK (Signal horloge réception entrant).
- La broche N°24 TXCLK (Signal horloge émission (et/ou) réception sortant).

2 signaux d'horloge RS232D sont disponibles sur les connecteurs 25 points des boîtiers MCX-BP rev A à rev D :

- La broche N°15 TXCLK (Signal horloge émission (et/ou) réception sortant).
- La broche N°17 RXCLK (Signal horloge réception entrant).

Cas d'un canal programmé en mode RS422A :

2 signaux d'horloge RS422A sont disponibles uniquement sur les 3 premiers connecteurs 25 points des boîtiers MCX-BP :

- Les broches N°14 et N°16 \pm TXCLOCK (Signal horloge émission sortant).
- Les broches N°19 et N°11 \pm RXCLOCK (Signal horloge réception entrant).

AVERTISSEMENT

Le boîtier MCX-BP a été étudié pour permettre de communiquer soit en RS232D soit en RS422A, de ce fait le connecteur SUB D 25 points utilise des broches supplémentaires par rapport aux connecteurs RS232 standards.

Par conséquent, il est vivement recommandé de vérifier l'attribution des broches 9, 10 et 15 sur le connecteur des périphériques que vous raccordez au dispositif de connexion de la carte MCX ; en effet, certains modems utilisent ces broches (notamment la 9 qui correspond au « Positive Voltage Test ») pour alimenter leur électronique.

Si c'est le cas, nous vous conseillons de ne pas câbler cette broche ou bien de vérifier que la consommation du Modem soit compatible avec le courant disponible (750 mA MAX).

D'autre part, il est absolument **interdit** de raccorder des modems ou des câbles « NULL_MODEM » aux ports de l'extension MCX-BP sans passer par l'adaptateur dont le câblage est communiqué ci-dessous :

MCX-BP rev ≥ E	MODEM	MCX-BP rev < E	MODEM
1 ————— 1		1 ————— 1	
2 ————— 2		2 ————— 2	
3 ————— 3		3 ————— 3	
4 ————— 4		4 ————— 4	
5 ————— 5		5 ————— 5	
7 ————— 7		7 ————— 7	
8 ————— 8		8 ————— 8	
15 ————— 15			
17 ————— 17		17 ————— 17	
20 ————— 20		20 ————— 20	
22 ————— 22		22 ————— 22	
24 ————— 24		15 ————— 24	

Ce type de câblage convient aussi bien aux modems asynchrones classiques qu'aux modems synchrones de type BSC ou X25, et ne présente aucun danger pour les deux équipements (en RS232D seulement).

IV.6 Caractéristiques électriques et mécaniques

Caractéristiques électriques et mécaniques du raccordement MCX-BP seul

CONSOMMATION			DIMENSIONS	CONDITIONS D'UTILISATION		
+ 5 V DC	+ 12 V DC	- 12 V DC	Longueur x Largeur	Humidité relative (non condensée)	Température	Stockage
0,8 A max / 4 W	83 mA max / 1 W	83 mA max / 1 W	255mm x 110mm	95% à +25°C	-5 à +65°C	-25 à +70°C

Caractéristiques électriques de la carte MCX-00 avec 1 à 8 boîtiers MCX-BP

CONSOMMATION TOTALE (MCX-00 + 1 à 8 boîtiers MCX-BP)	
+ 5 V pour 8 lignes + 5 V pour 16 lignes + 5 V pour 24 lignes ¹ + 5 V pour 32 lignes ¹ + 5 V pour 40 lignes ¹ + 5 V pour 48 lignes ¹ + 5 V pour 64 lignes ¹	2,4 A max /12 W 3,2 A max /16 W 1,6 A max /8 W 1,6 A max /8 W 1,6 A max /8 W 1,6 A max /8 W 1,6 A max /8 W
+ 12 V pour 8 lignes + 12 V pour 16 lignes + 12 V pour 24 lignes ¹ + 12 V pour 32 lignes ¹ + 12 V pour 40 lignes ¹ + 12 V pour 48 lignes ¹ + 12 V pour 64 lignes ¹	83 mA max / 1 W 166 mA max / 2 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W
- 12 V pour 8 lignes - 12 V pour 16 lignes - 12 V pour 24 lignes ¹ - 12 V pour 32 lignes ¹ - 12 V pour 40 lignes ¹ - 12 V pour 48 lignes ¹ - 12 V pour 64 lignes ¹	83 mA max / 1 W 166 mA max / 2 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W 0 mA max / 0,00 W

Les consommations ont été calculées à partir d'une carte MCX-00 équipée d'un processeur 80386 SX 25 Mhz, d'un coprocesseur 80387 25 Mhz, de 4 Mo de RAM et de 1 à 8 boîtiers MCX-BP 8 voies RS422A sans charge.

¹ La consommation est plus faible pour les configurations avec plus de 16 voies du fait de l'utilisation systématique de l'alimentation auxiliaire MCX-PWS.

Cette alimentation est nécessaire lorsque le nombre de voies est supérieur à 16 ou bien lorsque le nombre de lignes RS422A activées simultanément est supérieur à 8.

Lorsque l'alimentation externe MCX-PWS est connectée, la consommation totale sur le bus du P.C. se résume à la consommation propre à la carte MCX et ce quel que soit le nombre de lignes installées.

IV.7 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

IV.7.1 Ports d'entrées/sorties du boîtier MCX-BP

Jusqu'à 8 boîtiers de connexion RS232D / RS422A peuvent être connectés à la carte MCX. Chaque boîtier dispose d'une plage d'adresses particulières ainsi que d'un niveau d'interruption unique :

- Boîtier N°1 : Adresses 600h à 61Fh, IRQ3.
- Boîtier N°2 : Adresses 620h à 63Fh, IRQ4.
- Boîtier N°3 : Adresses 640h à 65Fh, IRQ5.
- Boîtier N°4 : Adresses 660h à 67Fh, IRQ6.
- Boîtier N°5 : Adresses 680h à 69Fh, IRQ7.
- Boîtier N°6 : Adresses 6A0h à 6BFh, IRQ11.
- Boîtier N°7 : Adresses 6C0h à 6DFh, IRQ12.
- Boîtier N°8 : Adresses 6E0h à 6FFh, IRQ14.

Dans chaque boîtier, les adresses sont réparties comme suit :

* SCC # 0

- Adresse Base + 00h Voie 2, registre de commande - (Lecture/écriture).
- Adresse Base + 01h Voie 2, registre de données - (Lecture/écriture).
- Adresse Base + 02h Voie 1, registre de commande - (Lecture/écriture).
- Adresse Base + 03h Voie 1, registre de données - (Lecture/écriture).

* SCC # 1

- Adresse Base + 04h Voie 4, registre de commande - (Lecture/écriture).
- Adresse Base + 05h Voie 4, registre de données - (Lecture/écriture).
- Adresse Base + 06h Voie 3, registre de commande - (Lecture/écriture).
- Adresse Base + 07h Voie 3, registre de données - (Lecture/écriture).

* SCC # 2

- Adresse Base + 08h Voie 6, registre de commande - (Lecture/écriture).
- Adresse Base + 09h Voie 6, registre de données - (Lecture/écriture).
- Adresse Base + 0Ah Voie 5, registre de commande - (Lecture/écriture).
- Adresse Base + 0Bh Voie 5, registre de données - (Lecture/écriture).

* SCC # 3

- Adresse Base + 0Ch Voie 8, registre de commande - (Lecture/écriture).
- Adresse Base + 0Dh Voie 8, registre de données - (Lecture/écriture).
- Adresse Base + 0Eh Voie 7, registre de commande - (Lecture/écriture).
- Adresse Base + 0Fh Voie 7, registre de données - (Lecture/écriture).

*** Adresse Base + 10h - Registre de Polling (lecture uniquement) :**

Le registre de polling permet d'identifier les SCC dont la ligne d'interruption est active.

D0 à 1	Le SCC # 0 est actif.
D1 à 1	Le SCC # 1 est actif.
D2 à 1	Le SCC # 2 est actif.
D3 à 1	Le SCC # 3 est actif.
D4	Bit PWEXT, ce bit indique, lorsqu'il est à 0, qu'une alimentation extérieure MCX-PWS est connectée à la chaîne des boîtiers de connexion. Dans le cas contraire, ce bit est à 1 indiquant qu'il n'y a pas d'alimentation ou que cette dernière est hors tension.
D6	Etat de la source d'horloge (BP rev D et +) : - 1 : horloge SCC = 16 Mhz, - 0 : horloge SCC = 14,7456 Mhz.
D7	Terminal Count (DMA) Ce bit indique, lorsqu'il est positionné à 1, qu'un cycle DMA concernant une voie de ce boîtier vient de se terminer. Ce bit est automatiquement remis à zéro par une lecture à l'adresse du registre de polling + 1 (Base + 11h). Attention, il n'est pas possible, à partir de ce registre, d'identifier le canal de DMA qui vient de terminer son cycle lorsque plusieurs cycles se terminent en même temps; il faut alors consulter le registre de status des différents contrôleurs de DMA. Enfin, le "Terminal count" génère une interruption vers la carte MCX sur la même ligne que les SCC.

Ces bits sont tous à zéro après un RESET SCC.

*** Adresse Base + 11h - RAZ du bit T/C (Lecture uniquement) :**

Une lecture à cette adresse effectue la remise à zéro du bit T/C latché pour la lecture au niveau du registre de polling.

*** Adresse Base + 12h - Lecture RING (Lecture uniquement) :**

Ce registre n'est implanté que dans les versions E et suivantes des boîtiers MCX-BP. Il permet la lecture de l'état du signal RING INDICATOR lorsque les voies considérées fonctionnent en mode synchrone.

Chaque bit à 1 de ce registre indique que le signal RING est actif sur la voie associée à ce bit (Bit 0 = Voie 1, Bit 1 = Voie 2, etc.).

*** Adresse Base + 14h - Configuration RS232D/RS422A (Ecriture uniquement) :**

Les 8 bits de ce registre permettent de configurer chacune des 8 voies d'un boîtier de connexion en mode RS232D ou bien RS422A.

D0	Canal 1.
D1	Canal 2.
D2	Canal 3.
D3	Canal 4.
D4	Canal 5.
D5	Canal 6.
D6	Canal 7.
D7	Canal 8.

Chaque bit positionné à 1 force le canal considéré à travailler en mode RS422A plutôt qu'en mode RS232D.

*** Adresse Base + 15h - Configuration DMA / Clock (Ecriture uniquement) :**

Les trois premiers bits de ce registre (D0, D1 et D2) permettent d'assigner les canaux de DMA de la carte MCX aux voies 1, 2 et 3 de la façon suivante :

D0 à 1	Canal 1 avec DRQ1 (Emission) et DRQ2 (Réception).
D1 à 1	Canal 2 avec DRQ3 (Emission) et DRQ5 (Réception).
D2 à 1	Canal 3 avec DRQ6 (Emission) et DRQ7 (Réception).

Lorsque ces bits sont à 0, les canaux de DMA associés sont virtuellement déconnectés des lignes de communication. Ceci permet, entre autre, d'utiliser la voie 1 du premier boîtier en mode DMA, mais d'utiliser plutôt les voies 2 et 3 du second boîtier en mode DMA.

Attention, les canaux DMA DRQ1, DRQ2 et DRQ3 sont des canaux 8 bits tandis que les canaux DRQ5, DRQ6 et DRQ7 sont des canaux 16 bits.

D3	Commande LED Power Fail. Ce dernier bit, lorsqu'il est positionné à 1, commande l'allumage de la LED Power Fail sur le boîtier de connexion.
D7	Commande de la source d'horloge des SCC : - 0 pour 16 Mhz, - 1 pour 14,7456 Mhz. Seulement sur les MCX-BP révisions D et postérieures

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE


V. L'EXTENSION <i>LITE-SERIAL</i>.....	V-1
V.1 CONFIGURATION DE L'EXTENSION.....	V-1
V.2 INSTALLATION DE LA CARTE <i>MCX-LITE/S</i> DANS LE P.C.	V-2
V.3 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS	V-3
V.4 OPTIONS MECANIQUES	V-5
V.5 CARACTERISTIQUES ELECTRIQUES ET MECANIQUES	V-6
V.6 PROGRAMMATION.....	V-7
V.6.1 Ports d'entrées/sorties de l'extension <i>Lite-SERIAL</i>	V-7

V. L'EXTENSION *LITE*-SERIAL

Associée à l'extension *Lite*-SERIAL, la carte *MCX-Lite/0* devient la carte *MCX-Lite/S*.

L'extension *Lite*-SERIAL intègre toute la logique de communication (en particulier une unité de communication du type ZILOG 85C30) ainsi que le système d'amplification des signaux pour pouvoir satisfaire les normes RS232D et RS422A.

Cette extension permet d'associer à la carte *MCX-Lite/0*, deux canaux asynchrones ou synchrones RS232D ou RS422A. Cette dernière se comporte alors comme le quart d'une carte *MCX-08*.



V.1 Configuration de l'extension

- **Le cavalier ST1**


Ce cavalier permet de valider ou non la présence de l'alimentation +12V sur les connecteurs de sortie J1 et J4.

En position 1-2, cette tension n'est pas disponible ; en position 2-3, le +12V est disponible sur les connecteurs J1 et J4 comme indiqué ci-dessous :

- J1 Broche 9,
- J4 Broche 17.

V.2 Installation de la carte *MCX-Lite/S* dans le P.C.

Prévoyez un emplacement libre à proximité de la carte pour le cas où vous désireriez remplacer le connecteur J2 SUB D9 par un connecteur SUB D25 broches.



Dans le cas où le connecteur SUBD 9 broches est remplacé par le connecteur SUBD 25 broches, les 2 canaux de la carte possèdent la même connectique.

V.3 Attribution des signaux sur les connecteurs

La carte MCX-Lite/S fournit 3 connecteurs de sortie :

- **Connecteur J1 et connecteur SUBD 25 points facultatif**

Ces connecteurs 25 points mâle sont respectivement connectés aux lignes 1 et 2 de la carte.

CONNECTEUR J1 - LIGNE 1 - SUB D25 POINTS et CONNECTEUR FACULTATIF - LIGNE 2 - SUB D25 POINTS

Broche n°	Direction du signal	Description	Norme CCITT V 24
1	I	PGND	101
2	0	TXDATA	103
3	I	RXDATA	104
4	0	RTS	105
5	I	CTS	106
6	
7	I	GND 0V	102
8	I	CD	109
9 ¹	0	+ 12 VDC (250 mA)	
10	0	
11	I	+RXCLOCK	
12	0	-TXDATA	
13	0	+TXDATA	

Broche n°	Direction du signal	Description	Norme CCITT V 24
14	0	-TXCLOCK	
15	I	TXCLK-I	114
16	0	+TXCLOCK	
17	I	RXCLOCK	115
18	
19	I	-RXCLOCK	
20	0	DTR	108.2
21	I	-RXDATA	
22	I	RI	125
23	I	+RXDATA	
24	O	TXCLOCK	113
25	

I : Signaux en entrée - O : Signaux en sortie

- **Connecteur J2**

Ce connecteur est un SUBD 9 points mâle qui est connecté à la deuxième ligne.

CONNECTEUR J2 - LIGNE 2- SUB D9 POINTS

Broche n°	Direction du signal	Description
1	I	CD
2	I	RXDATA
3	O	TXDATA
4	O	DTR
5	I	GND 0V
6
7	O	RTS
8	I	CTS
9	I	RI

I : Signaux en entrée - O : Signaux en sortie

¹Alimentation disponible si le cavalier ST1 de l'extension Lite-SERIAL est en position 2-3.

• Connecteur J4

Comme il n'était pas possible de sortir tous les signaux RS232 et RS422 sur le connecteur J2, il est associé au connecteur J4 (HE 10 26 points) auquel il est possible de connecter directement un câble plat équipé d'un SUB D25 points ordinaire.

CONNECTEUR J4 - LIGNE 2- HE 10 26 POINTS

Broche n°	Direction du signal	Description	Norme CCITT V 24	Broche n°	Direction du signal	Description	Norme CCITT V 24
1	I	PGND	101	14	O	DTR	108.2
2	O	-TXCLK		15	I	CD	109
3	O	TXDATA	103	16	I	-RXDATA	
4	I	TXCLK-I	114	17 ¹	O	+ 12 VDC	
5	I	RXDATA	104	18	I	RI	125
6	O	+TXCLK		19	
7	O	RTS	105	20	I	+RXDATA	
8	I	RXCLK	115	21	I	+RXCLK	
9	I	CTS	106	22	O	TXCLK	113
10		23	O	-TXDATA	
11		24	
12	I	-RXCLK		25	O	+TXDATA	
13	I	MASSE 0V	102	26	

I : Signaux en entrée - O : Signaux en sortie

SOURCE DES HORLOGES EN MODE SYNCHRONE

Attention si la voie 2 est utilisée en mode synchrone, l'utilisation du connecteur facultatif SUBD 25 points s'avère indispensable.

Cas d'un canal programmé en mode RS232D :

3 signaux d'horloges RS232D sont disponibles sur les connecteurs 25 points de l'extension *Lite*-SERIAL.

- La broche N°15 TXCLK_I (Signal horloge émission entrant).
- La broche N°17 RXCLK (Signal horloge réception entrant).
- La broche N°24 TXCLK (Signal horloges émission (et/ou) réception sortant).

Cas d'un canal programmé en mode RS422A :

2 signaux d'horloges RS422A sont disponibles sur les connecteurs 25 points de l'extension *Lite*-SERIAL.

- Les broches N°14 et N°16 \pm TXCLOCK (Signal horloge émission sortant).
- Les broches N°19 et N°11 \pm RXCLOCK (Signal horloge réception entrant).

¹ Alimentation disponible si le cavalier ST1 de l'extension *Lite*-SERIAL est en position 2-3.

AVERTISSEMENT

L'extension *Lite-SERIAL* a été étudiée pour permettre de communiquer, au choix, en RS232D ou en RS422A. De ce fait, le connecteur SUB D 25 points utilise des broches supplémentaires par rapport aux connecteurs RS232 standards.

Par conséquent, il est vivement recommandé de vérifier l'attribution des broches sur le connecteur des périphériques que vous raccordez à l'extension *Lite-SERIAL* ; en effet, certains modems utilisent ces broches (notamment la 9 qui correspond au « Positive Voltage Test ») pour alimenter leur électronique.

Si c'est le cas, nous vous conseillons de ne pas câbler cette broche ou bien de vérifier que la consommation du Modem soit compatible avec le courant disponible (250 mA MAX).

D'autre part, il est absolument **interdit** de raccorder des modems ou des câbles « NULL_MODEM » aux ports de l'extension *Lite-SERIAL* sans passer par l'adaptateur dont le câblage est communiqué ci-dessous :

<i>Lite-SERIAL</i>	MODEM
1	1
2	2
3	3
4	4
5	5
7	7
8	8
15	15
17	17
20	20
22	22
24	24

Ce type de câblage convient aussi bien aux modems asynchrones classiques qu'aux modems synchrones de type BSC ou X25 et ne présente aucun danger pour les deux équipements (en RS232D seulement).

V.4 Options mécaniques

- Rack *MCX-Lite* 19'' (2U) :
inclut une carte *MCX-Lite/S*, deux connecteurs SUBD25 et une alimentation.

V.5 Caractéristiques électriques et mécaniques

Caractéristiques électriques de l'extension *Lite-SERIAL*

CONSOMMATION	
+ 5 V DC	±12 V DC
0,27 A max /1,35 W	18 mA max /216 mW

Caractéristiques électriques et mécaniques de la carte *MCX-Lite/S*

CONSOMMATION			DIMENSIONS Longueur x Largeur	CONDITIONS D'UTILISATION		
+ 5 V DC	+ 12 V DC	- 12 V DC		Humidité relative (non condensée)	Température	Stockage
1,75 A max / 8,75 W	18 mA max / 216 mW	18 mA max / 216 mW	340mm x 115mm	95% à +25°C	-5 à +65°C	-25 à +70°C

Les dimensions ne comprennent pas la barette de fixation et les deux connecteurs ISA.

Les consommations ont été calculées à partir d'une carte *MCX-Lite/S* équipée d'un processeur 80386SX 25 Mhz, de 4 Mo de RAM avec les deux voies série programmées en RS422A sans charge.

V.6 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

V.6.1 Ports d'entrées/sorties de l'extension *Lite-SERIAL*

La carte d'extension *Lite-SERIAL* est totalement compatible avec les voies 1 et 2 d'une carte MCX-08. Les adresses d'entrées/sorties sont les suivantes :

SCC #0, IRQ3

Adresse 600h	Voie 2, registre de commande - (Lecture/écriture)
Adresse 601h	Voie 2, registre de données - (Lecture/écriture)
Adresse 602h	Voie 1, registre de commande - (Lecture/écriture)
Adresse 603h	Voie 1, registre de données - (Lecture/écriture)

La voie 1 est connectée aux canaux DMA DRQ1 (Emission) et DRQ2 (Réception).

La voie 2 est connectée aux canaux DMA DRQ3 (Emission) et DRQ5 (Réception).

Attention, les canaux DMA DRQ1, DRQ2 et DRQ3 sont des canaux 8 bits, alors que le canal DMA DRQ5 est un canal 16 bits.

* Adresse 610h - Registre de polling (Lecture uniquement) :

D0.....	Ce bit permet de connaître l'état de la ligne d'interruption du SCC. Il est à 1 si la ligne d'interruption du SCC est active. Le bit D0 est à zéro après un RESET SCC.
D1.....	Non significatif.
D2.....	Non significatif.
D3.....	Non significatif.
D6.....	Etat de la source d'horloge : - 1 : horloge SCC = 16 Mhz, - 0 : horloge SCC = 14,7456 Mhz.
D7.....	Bit T/C : Terminal Count (DMA). Ce bit indique, lorsqu'il est positionné à 1, qu'un cycle DMA concernant une des 2 voies vient de se terminer. Ce bit est automatiquement remis à zéro par une lecture à l'adresse du registre de polling + 1 (adresse 611h).

Attention, il n'est pas possible à partir de ce registre d'identifier le canal de DMA qui vient de terminer son cycle lorsque plusieurs cycles se terminent en même temps ; il faut alors consulter le registre de status des différents contrôleurs de DMA.

Enfin, le "Terminal count" génère une interruption vers la carte MCX-*Lite/0* sur la même ligne que le SCC.

* **Adresse 611h - RAZ du bit T/C (Lecture uniquement) :**

Une lecture à cette adresse effectue la remise à zéro du bit T/C latché pour la lecture au niveau du registre de polling.

* **Adresse 612h - Lecture RING (Lecture uniquement) :**

Ce registre permet la lecture de l'état du signal RING INDICATOR (RI) lorsque les voies considérées fonctionnent en mode synchrone.

D0 1, si signal RING présent sur la canal 1, sinon 0.

D1 1, si signal RING présent sur la canal 2, sinon 0.

* **Adresse 614h - Configuration RS232D/RS422A (Ecriture uniquement) :**

Les 2 bits de poids faible de ce registre permettent de configurer le mode RS232D ou bien RS422A pour chacune des 2 voies de l'extension *Lite-SERIAL*.

D0 1, si canal 1 en RS422A ; 0, si canal 1 en RS232D.

D1 1, si canal 2 en RS422A ; 0, si canal 2 en RS232D.

* **Adresse 615h - source de l'horloge (Ecriture uniquement) :**

Ce registre permet de piloter la source de l'horloge du SCC comme décrit ci-dessous :

D7 Commande de la source d'horloge du SCC :
- 0 = 16 Mhz,
- 1 = 14,7456 Mhz.

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

VI. L'EXTENSION <i>LITE</i>-UNIX	VI-1
VI.1 CONFIGURATION DE L'EXTENSION	VI-2
VI.2 INSTALLATION DU BOÎTIER UNX-BP+	VI-3
VI.3 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS DU BOÎTIER UNX-BP+.....	VI-4
VI.4 OPTIONS MÉCANIQUES	VI-5
VI.5 CARACTÉRISTIQUES ÉLECTRIQUES ET MÉCANIQUES	VI-6
VI.6 PROGRAMMATION.....	VI-7
VI.6.1 Ports d'entrées/sorties de l'extension <i>Lite</i> -UNIX.....	VI-7
VI.6.2 Activation des interruptions.....	VI-8
VI.6.3 Le générateur de bauds	VI-8


VI. L'EXTENSION *LITE*-UNIX

Associée à l'extension *Lite*-UNIX, la carte *MCX-Lite/0* devient la carte *MCX-Lite/U*.

L'extension *Lite*-UNIX est bâtie autour d'un ou deux éléments de communication asynchrone quadruples (chacun intègre 4 composants du type 16C550) avec FIFOS compatibles avec le 16450 (8250) répandu sur toutes les machines P.C.

Des interfaces quadruples RS422A, RS485 et boucle de courant 20 mA sont aussi disponibles afin de satisfaire aux environnements industriels. Les caractéristiques de l'interface RS422A intégrée ainsi que celles des interfaces quadruples RS422A et RS485 sont données dans le chapitre «ANNEXE : INTERFACE RS422A-RS485».

La carte *MCX-Lite/U* est équivalente à un P.C. équipé d'une carte ACKSYS UNX232.



A la livraison SW1 = IRQ3
ST1 = 1-2 - Interruption contrôlée par le registre de masque

VI.1 Configuration de l'extension

L'extension *Lite*-UNIX est pourvue d'un bloc de quatre mini-interrupteurs (SW1) et d'un cavalier à trois plots (ST1).

L'interrupteur SW1 - Interruption

Le bloc de quatre mini-interrupteurs sert à configurer la ligne d'interruption (avec la carte *MCX-Lite/0*) utilisée par l'extension. L'interruption choisie est commune à toutes les voies. Le niveau d'interruption utilisé peut être sélectionné parmi les interruptions IRQ3, IRQ4, IRQ5 et IRQ7 comme indiqué ci-dessous :

sw1-1	sw1-2	sw1-3	sw1-4
IRQ 3	IRQ 4	IRQ 5	IRQ 7

Inter DIL SW1 - Sélection de la ligne d'interruption

Une interruption est active lorsque le mini-interrupteur correspondant est en position « ON ».

Au premier stade, les interruptions sont contrôlées par chaque unité de communication lors de l'activation des bits du registre d'interruptions du 16C550.

- **Le cavalier ST1 - Registre de masque**

Les interruptions peuvent être ensuite contrôlées en utilisant les registres de MASQUE et de POLLING de la carte. Ces registres sont détaillés dans le paragraphe « programmation ».

Le cavalier ST1 sert à valider l'usage du registre de masque.

ST1 en position 1-2 : Masque activé.
ST1 en position 2-3 : Masque désactivé.

VI.2 Installation du boîtier UNX-BP+

L'extension *Lite*-UNX se raccorde, par l'intermédiaire d'un câble rond blindé de 50 points (version 4 voies) ou 100 points (version 8 voies), au boîtier de connexion UNX-BP+ supportant les connecteurs SUB D 25 points.

Il est recommandé de bien vérifier le branchement du dispositif de connexion. En effet, il contient des composants actifs et un mauvais branchement le détruirait inmanquablement.

Plusieurs types d'extensions UNX-BP+ sont disponibles :

- L'extension 4 voies RS232D (voie 1 commutable en RS422A).
- L'extension 4 voies RS422A (voie 1 commutable en RS232D).
- L'extension 8 voies RS232D (voies 1 et 5 commutables en RS422A).
- L'extension 8 voies RS422A (voies 1 et 5 commutables en RS232D).
- L'extension 8 voies mixtes, 4 voies RS232D (voie 1 commutable en RS422A) et 4 voies RS422A (voie 1 commutable en RS232D).

A la livraison, toutes les voies d'un boîtier RS232D sont configurées en RS232D et toutes les voies d'un boîtier RS422A sont configurées en RS422A.

La configuration des voies 1 et 5 d'un boîtier s'effectue de la façon suivante :

- Sur la face arrière du boîtier UNX-BP+, vous trouverez un groupe de 2 ou 3 interrupteurs situés sous les connecteurs des voies commutables en RS232D/RS422A.
 - Les points sont apparents : le mode 422 est sélectionné.
 - Les points sont cachés : le mode 232 est sélectionné.

Ces interrupteurs sont accessibles par une fenêtre découpée dans le boîtier. **N'ouvrez pas le boîtier !** La garantie ne serait plus applicable.

VI.3 Attribution des signaux sur les connecteurs du boîtier UNIX-BP+

Le tableau ci-dessous donne la répartition des signaux sur chaque connecteur 25 points d'un boîtier UNIX-BP+ 232 ou UNIX-BP+ 422.

Broche n°	Direction du signal	Description	Norme CCITT V 24
1	I	PGND	101
2	O	TXDATA	103
3	I	RXDATA	104
4	O	RTS	105
5	I	CTS	106
6	I	DSR	107
7	I	MASSE 0V	102
8	I	CD	109
9	O	+POL/ + 12 VDC	
10	O	-POL/ - 12 VDC	
11	
12	O	- TXDATA	
13	O	+ TXDATA	

Broche n°	Direction du signal	Description	Norme CCITT V 24
14	
15	
16	
17	
18	
19	
20	O	DTR	108.2
21	I	- RXDATA	
22	I	RI	125
23	I	+ RXDATA	
24	
25	

I : Signaux en entrée - O : Signaux en sortie

Les sorties + 12 VDC et - 12 VDC sont protégées par des fusibles thermiques; l'intensité maximale totale admissible pour un dispositif de 8 lignes est de 750 mA sur chaque tension (à répartir sur le nombre de voies chargées).

⇒ **Note pour un boîtier UNIX-BP+ 232 :**

Attention, les signaux RS422A \pm TXDATA et \pm RXDATA ne sont disponibles que sur le port 1 d'une extension UNIX-BP+ 4 voies RS232D et sur les ports 1 et 5 d'une extension UNIX-BP+ 8 voies RS232D, si ces derniers ont été configurés en RS422A. Les signaux \pm POL ne sont pas disponibles, ils fournissent, quelque soit le mode, les tensions \pm 12V.

⇒ **Note pour un boîtier UNIX-BP+ 422 :**

Attention, les signaux RS232D ne sont disponibles que sur le port 1 d'une extension UNIX-BP+ 4 voies RS422A et sur les ports 1 et 5 d'une extension UNIX-BP+ 8 voies RS422A, si ces derniers ont été configurés en RS232D. Le signal + POL est remplacé par +12V pour les voies 1 et 5 programmées en RS232D.

AVERTISSEMENT

Il est vivement recommandé de vérifier l'attribution des broches 9 et 10 sur le connecteur des périphériques que vous raccordez au dispositif de connexion de l'extension *Lite*-UNIX ; en effet, certains modems utilisent ces broches pour alimenter leur électronique.

Si c'est le cas, nous vous conseillons de ne pas câbler ces broches ou bien de vérifier que la consommation du modem soit compatible avec le courant disponible (750 mA MAX).

Un voyant lumineux indique, lorsqu'il est allumé, que le dispositif de connexion est correctement alimenté par le système.

Ce voyant peut s'éteindre pour les raisons suivantes :

- Mauvaise connexion du câble de raccordement.
- Panne sur les tensions +12V et -12V du système.
- Court-circuit sur un connecteur SUB D 25 points.
- Surcharge des alimentations sur les SUB D 25 points.

En cas de court-circuit accidentel sur les connecteurs SUB D25 points, il est recommandé d'arrêter le système et de détecter la cause du court-circuit.

Attention, la tension ne peut être rétablie dans le dispositif de connexion qu'après arrêt du système et attente d'un délai de 20 secondes, ceci à cause des fusibles thermiques de protection ré-armables.

VI.4 Options mécaniques

- Rack *MCX-Lite/UNIX* 19'' (2U) :
inclut une carte *MCX-Lite/UNIX*, une alimentation et quatre connecteurs en face avant (3 SUBD25 et 1 SUBD9).

VI.5 Caractéristiques électriques et mécaniques

Caractéristiques électriques de l'extension *Lite*-UNIX avec UNIX-BP+ 4 voies RS232D

CONSOMMATION	
+ 5 V DC	±12 V DC
0,2 A max / 1 W	48 mA max / 576 mW

Caractéristiques électriques de l'extension *Lite*-UNIX avec UNIX-BP+ 8 voies RS232D

CONSOMMATION	
+ 5 V DC	±12 V DC
0,22 A max / 1,1 W	96 mA max / 1,1 W

Caractéristiques électriques et mécaniques de la carte *MCX-Lite/U* 4 voies et 8 voies RS232D

CONSOMMATION			DIMENSIONS Longueur x Largeur	CONDITIONS D'UTILISATION		
+ 5 V DC	+ 12 V DC	- 12 V DC		Humidité relative (non condensée)	Température	Stockage
1,68 A max / 8,4 W (4 voies)	48 mA max / 576 mW (4 voies)	48 mA max / 576 mW (4 voies)	340mm x115 mm	95% à +25°C	-5 à +65°C	-25 à +70°C
1,7 A max / 8,5 W (8 voies)	96 mA max / 1,1 W (8 voies)	96 mA max / 1,1 W (8 voies)				

- Tensions maximales de sortie en mode commun (RS422A) : ±7V.
- Tensions maximales d'entrée en mode commun (RS422A) : ±10V.
- Tensions maximales d'entrée en mode différentiel (RS422A) : ±12V.
- Une résistance de terminaison de 121 Ohms est connectée entre les signaux +RX et -RX.
- Câble conseillé : Paire torsadée jauge 24 AWG + blindage externe écran/tresse (BELDEN 8102).

Les dimensions ne comprennent pas la barette de fixation et les deux connecteurs ISA.

Les consommations ont été calculées à partir d'une carte *MCX-Lite/U* équipée d'un processeur 80386SX 25 Mhz, de 4 Mo de RAM et de 4 ou 8 voies série programmées en RS232D sans charge.

VI.6 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

VI.6.1 Ports d'entrées/sorties de l'extension *Lite-UNX*

L'adresse de base de l'extension *Lite-UNX* est fixée à **280h** et ne peut pas être modifiée (sinon par le changement du PAL de décodage). Elle utilise un bloc de 64 adresses I/O séquentielles pour 8 ports et 32 pour 4 ports.

Les adresses de base pour les différentes voies sont :

PORT 1	PORT 2	PORT 3	PORT 4	PORT 5	PORT 6	PORT 7	PORT 8
280h	288h	290h	298h	2A0h	2A8h	2B0h	2B8h

Vous trouverez dans l'annexe concernant le 16C550 toutes les caractéristiques de ce composant.

Deux registres particuliers, appelés registre de « MASQUE » et registre de « POLLING », ont été implantés sur l'extension *Lite-UNX*.

- Le registre de « POLLING » est un registre 8-bits ; à chacun de ces bits correspond un port. Un bit à 1 indique qu'une interruption a été détectée sur le port correspondant.
- Le registre de « MASQUE » est un registre 8 bits qui permet à l'utilisateur de désactiver individuellement ou en combinaisons les interruptions de chaque port et ce, sans changer le registre d'interruption des 16C450.
Le masquage (désactivation) de l'interruption d'une ligne s'effectue par l'écriture d'un bit 0 correspondant à la ligne voulue. De la même manière, le démasquage (activation) s'effectue par l'écriture du bit 1.
Pour déterminer quels sont les ports qui ont déclenché des interruptions, les registres d'identification des interruptions du 16C550 ainsi que le registre de « POLLING » peuvent être consultés.

L'accès aux registres de « MASQUE » et de « POLLING » s'effectue à l'adresse 287h.

REGISTRE DE MASQUE EN ECRITURE A L'ADRESSE 287h

Bit 0 - Port 1	= 0	Masqué	= 1	Démasqué
Bit 1 - Port 2	= 0	Masqué	= 1	Démasqué
Bit 2 - Port 3	= 0	Masqué	= 1	Démasqué
Bit 3 - Port 4	= 0	Masqué	= 1	Démasqué
Bit 4 - Port 5 ¹	= 0	Masqué	= 1	Démasqué
Bit 5 - Port 6 ¹	= 0	Masqué	= 1	Démasqué
Bit 6 - Port 7 ¹	= 0	Masqué	= 1	Démasqué
Bit 7 - Port 8 ¹	= 0	Masqué	= 1	Démasqué

NOTE :

¹ Significatif pour une carte 8 voies.

Si le cavalier ST1 est en position 1-2, alors toutes les interruptions venant de l'extension *Lite*-UNIX seront conditionnées par le registre de masque ; sinon ce registre est ignoré.

REGISTRE DE POLLING EN LECTURE A L'ADRESSE 287h

Bit 0 - Port 1	Interruption si 1
Bit 1 - Port 2	Interruption si 1
Bit 2 - Port 3	Interruption si 1
Bit 3 - Port 4	Interruption si 1
Bit 4 - Port 5 ¹	Interruption si 1
Bit 5 - Port 6 ¹	Interruption si 1
Bit 6 - Port 7 ¹	Interruption si 1
Bit 7 - Port 8 ¹	Interruption si 1

VI.6.2 Activation des interruptions

Le contrôle des interruptions peut se faire à cinq niveaux :

- * par le registre d'interruption du canal considéré pour chaque cause d'interruption.
- * par le registre de polling de l'extension.
- * globalement pour un canal, par le bit OUT2 de son registre de contrôle MODEM.
- * par le contrôleur 8259 de la carte *MCX-Lite/0*, en gérant la ligne d'interruption sélectionnée.
- * par les instructions CLI/STI du processeur.

Attention, l'IRQ7 sert également au 8259 pour indiquer la condition « SPURIOUS INTERRUPT ».

VI.6.3 Le générateur de bauds

Tous les générateurs de bauds sont alimentés par une horloge commune de 1,8432 Mhz. Les horloges d'émission et de réception sont interconnectées.

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

VII. L'EXTENSION <i>LITE-485</i>	VII-1
VII.1 CONFIGURATION DE L'EXTENSION	VII-3
VII.2 INSTALLATION DE LA CARTE <i>MCX-LITE/485</i> DANS LE P.C.	VII-7
VII.3 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS	VII-8
VII.4 CARACTERISTIQUES ELECTRIQUES ET MECANQUES	VII-10
VII.5 PROGRAMMATION.....	VII-12
VII.5.1 Ports d'entrées/sorties de l'extension <i>Lite-485</i>	VII-12
VII.5.2 Activation des interruptions	VII-12
VII.5.3 Le générateur de bauds.....	VII-12




VII. L'EXTENSION *LITE*-485

Associée à l'extension *Lite*-485, la carte *MCX-Lite/0* devient la carte *MCX-Lite/485*. Cette carte offre 2 ports série asynchrones (jusqu'à 115200 bits/s) permettant de piloter des lignes de communication industrielles en RS232, RS422 ou RS485.

L'extension *Lite*-485 est bâtie autour d'un élément de communication, asynchrone double (chacun intègre 2 composants du type 16C550) avec FIFOS, compatible avec le 8250 répandu sur toutes les machines P.C.

Les interfaces RS232D, RS422A, RS485 et boucle de courant¹ 20 mA sont disponibles sur chacun des 2 ports de l'extension afin de satisfaire aux environnements industriels.

L'extension *Lite*-485 intègre de plus un port parallèle vous permettant de connecter une imprimante ou encore un dongle de protection logiciel.



¹ L'interface boucle de courant est proposée en option.

A la livraison Ports série N°1 et N°2 :

- en mode RS485 sans ECHO,
 - avec validation de la transmission contrôlée par RTS,
 - avec polarisation de ligne et,
 - résistance de terminaison,
 - adresses et interruptions COM1/COM2 (3F8h,IRQ4/2F8h,IRQ3).
-
- ST1 = 1-2 - Configuration du port parallèle : Latched mode,
 - ST2 = 1-2 - Pas d'alimentation auxiliaire +12 V sur J1 et J4B,
 - ST3 = 2-3 - Isolation galvanique des ports série 1 et 2.

VII.1 Configuration de l'extension

L'extension *Lite*-485 est pourvue d'un bloc de quatre mini-interrupteurs (SW1), de deux blocs de huit mini-interrupteurs (SW2 et SW3) et de trois cavaliers à trois plots (ST1, ST2 et ST3).

L'interrupteur SW1 - Interruption et adresse d'entrées/sorties de l'extension

Le bloc SW1 sert à configurer la ou les lignes d'interruption (avec la carte *MCX-Lite/0*) et les plages d'adresses utilisées par les 2 ports série de l'extension.

	sw1-1	sw1-2	sw1-3	sw1-4
ON	Mode UNX232 Port 1 : 280h Port 2 : 288h	IRQ4 port 1 active	IRQ3 port 2 active	IRQ5 port 1 et 2 active
OFF	Mode COM1/COM2 Port 1 : 3F8h Port 2 : 2F8h	IRQ4 port 1 inactive	IRQ3 port 2 inactive	IRQ5 port 1 et 2 inactive

Inter DIL SW1 - Sélection adresses et ligne(s) d'interruption

Attention, toutes les combinaisons du mini-interrupteur ne sont pas valides. En effet, il est interdit, par exemple, de sélectionner deux niveaux d'interruptions pour un même port.


• Position du mini-interrupteur SW1 en émulation COM1/COM2 :

SW1-1 : adresses COM1/COM2 (3F8h/2F8h)

SW1-2 : IRQ4 port 1 active

SW1-3 : IRQ3 port 2 active

SW1-4 : IRQ5 ports 1 et 2 inactive



Il est aussi possible de positionner SW1-1 « ON », mais dans ce cas seuls les niveaux d'IRQ sont compatibles COM1/COM2.


• Position du mini-interrupteur SW1 avec les ports 1 et 2 utilisant l'IRQ5 et le mode d'adresses de votre choix :

SW1-1 : adresses au choix

SW1-2 : IRQ4 port 1 inactive

SW1-3 : IRQ3 port 2 inactive

SW1-4 : IRQ5 ports 1 et 2 active




SW1-1 à positionner suivant la plage d'adresses désirée :
3F8h/2F8h ou
280h/288h

Les interrupteurs SW2-SW3 - Sélection mode RS232, RS422A, RS485 et configuration des ports série N°1 et N°2










- Le bloc SW2 configure le port N°1.

- Le bloc SW3 configure le port N°2.

Sélection du mode RS232D des ports N°1/SW2 et N°2/SW3 :



Sélection du mode RS422A ou RS485 et configuration des ports N°1/SW2 et N°2/SW3 :

	Mode RS422A
	Mode RS485 sans ECHO
	Mode RS485 avec ECHO
	Validation de la transmission en permanence
	Validation de la transmission contrôlée par RTS
	Avec polarisation de ligne
	Sans polarisation de ligne
	Avec résistance de terminaison
	Sans résistance de terminaison

- **Le cavalier ST1 - Configuration du mode d'interruption du port parallèle**

- ST1 en position 1-2 : Latched mode.
- ST1 en position 2-3 : Ack. interrupt mode.

- **Le cavalier ST2 - Alimentation auxiliaire +12V sur la broche N°9 des connecteurs J1 et J4B**

- ST2 en position 1-2 : Pas d'alimentation auxiliaire +12V.
- ST2 en position 2-3 : Alimentation auxiliaire +12V.

- **Le cavalier ST3 - Sélection isolation galvanique des ports série N°1 et N°2**

- ST3 en position 1-2 : Pas d'isolation galvanique.
- ST3 en position 2-3 : Avec isolation galvanique.


Note importante :

En mode RS232D avec isolation galvanique, seuls les signaux TXD et RXD sont convertis. La masse isolée GNDI est disponible sur la broche N°25 des connecteurs SUBD 25 points mâle (J1 pour le port N°1 et J4B pour le port N°2).

Dans ce cas, les broches 1 et 7 ne doivent pas être utilisées. Il est alors impossible d'utiliser le connecteur 9 points qui ne possède pas de masse isolée.

VII.2 Installation de la carte MCX-Lite/485 dans le P.C.

Si vous souhaitez remplacer le connecteur J2 9 points par le connecteur J4B 25 points, prévoyez alors un emplacement libre à proximité de la carte et de même si vous souhaitez utiliser le port parallèle via le connecteur J5B.



Dans le cas où le connecteur SUBD 9 points est remplacé par le connecteur SUBD 25 points, les 2 canaux série de la carte possèdent la même connectique.

VII.3 Attribution des signaux sur les connecteurs

Le tableau ci-dessous donne la répartition des signaux sur chaque connecteur 9 points et 25 points de l'extension *Lite-485* :

- **Connecteurs J1 et J4B**

Ces connecteurs sont des SUBD 25 points mâles. Ils sont respectivement connectés aux ports série N°1 et N°2.

CONNECTEUR J1 et J4B - PORT N°1 et N°2 - SUBD 25 points mâle

Broche n°	Direction du signal	Description	EIA RS232D	Norme CCITT V 24
1	I	PGND		101
2	O	TXD	BA	103
3	I	RXD	BB	104
4	O	RTS	CA	105
5	I	CTS	CB	106
6	I	DSR	CC	107
7	I	MASSE 0V	AB	102
8	I	CD	CF	109
9		+ 12 VDC (200 mA)		
12	O ou I/O	- TX ou -TX/-RX		
13	O ou I/O	+ TX ou +TX/+RX		
20	O	DTR	CD	108/2
21	I	-RX		
22	I	RI	CE	125
23	I	+RX		
25		GNDI (Masse isolée)		

I : Signaux en entrée

O : Signaux en sortie

- Les signaux +RX(23),-RX(21) et +TX(13),-TX(12) sont utilisés en RS422A.
- Les signaux +TX/+RX(13) et -TX/-RX(12) sont utilisés en RS485.
- Les signaux TXD(2) et RXD(3) sont utilisés en RS232D.

- **Connecteur J2**

Ce connecteur est un SUBD 9 points mâle. Il est connecté au port série N°2.

CONNECTEUR J2 - PORT N°2 - SUBD 9 points mâle

Broche n°	Direction du signal	Description	EIA/TIA 574
1	I	DCD	109
2	I	RXD	104
3	O	TXD	103
4	O	DTR	108/2
5		GND	102
6	I	DSR	107
7	O	RTS	105
8	I	CTS	106
9	I	RI	125

I : Signaux en entrée

O : Signaux en sortie

Les signaux RS422A et RS485 ne sont pas disponibles sur ce connecteur.

Attention, ce connecteur ne peut être utilisé par le port série N°2 qu'en mode RS232D non isolé.

VII.4 Caractéristiques électriques et mécaniques

* Type de transmission	Asynchrone, full duplex, half duplex et simplex.
* Type de l'interface	- EIA RS232D/CCITT V24, EIA 574 - EIA RS422A - EIA RS485/CCITT V11
* Signaux convertis avec isolement galvanique	RX et TX
* Signal de contrôle	RTS permettant de valider la transmission. - RTS à 0 : transmetteur activé. - RTS à 1 : transmetteur désactivé.
* Signaux sans isolement galvanique	RTS, DTR, CTS, DCD, RI et DSR
* Débit maximum	115.2 Kbps (uniquement en RS422-RS485)
* Tension maximale en mode commun (RS422-RS485)	$\pm 7V$
* Charge maximale en RS422 (limitée par la norme EIA)	10 récepteurs
* Charge maximale en RS485 (Limitée par la norme EIA)	32 émetteurs/récepteurs
* Distance maximale de transmission (RS422-RS485), (limitée par la norme EIA, dépendante de la vitesse et du type de câble utilisé)	1200 m pour un câble de jauge 24 (0,22 mm ²) et d'une capacité de 50 pF/m entre conducteurs
* Type de câble à utiliser (RS422A-RS485)	Paire(s) torsadée(s) jauge 24, 50 pF/m, impédance nominale 120 Ω . En milieu industriel très perturbé, l'utilisation d'un écran de masse est obligatoire. Capacité entre écran de masse et conducteurs : 75pF/m
* Distance maximale de transmission RS232D	16,5 m
* Protections contre les surtensions transitoires (RS422A-RS485)	Par transils, tension de claquage : - $\pm 7V$ en mode commun. - $\pm 14V$ en mode différentiel. - Capacité d'absorption : 0,3 kW pendant 1 mS.

* Protections contre les surtensions transitoires (RS232D)	Par transils, tension de claquage : - $\pm 25V$ en mode commun. - Capacité d'absorption : 0,3 kW pendant 1 mS.
* Protections contre les décharges électrostatiques selon EIC 801-2 (RS422A-RS485 et RS 232D)	La limite supérieure de la norme est largement dépassée (niveau 4 tension 15 kV maxi). De plus, la norme stipule uniquement des décharges unitaires appliquées sur l'enveloppe extérieure et non sur les signaux directement. - Test monocoup : > 21 kV. - Test impulsionnel à 20 Hz : durée 1 S \geq 20 kV.
* Isolement galvanique (tension d'essai 1 minute) RS422A-RS485 et RS232D	- Optocoupleurs et convertisseur dc/dc. - isolement 2,5 kV _{eff} & 3 kV _{dc} . - 1200 V _{eff} mini.
* Immunité aux transitoires (RS422A-RS485 et RS232D avec isolement)	10000 V/ μ s à V _{cm} = 1000 V.
* Plage de température	- de -5°C à +65°C.
* Humidité	- de 0 à 95% RH, sans condensation.

Caractéristiques électriques de l'extension *Lite*-485

CONSOMMATION	
+ 5 V DC	± 12 V DC
0,25 A max / 1,25 W	18 mA max / 216 mW

Caractéristiques électriques et mécaniques de la carte *MCX-Lite/485*

CONSOMMATION			DIMENSIONS Longueur x Largeur	CONDITIONS D'UTILISATION		
+ 5 V DC	+ 12 V DC	- 12 V DC		Humidité relative (non condensée)	Température	Stockage
1,73 A max / 8,65 W	18 mA max / 216 mW	18 mA max / 216 mW	340mm x115 mm	95% à +25°C	-5 à +65°C	-25 à +70°C

Les dimensions ne comprennent pas la barette de fixation et les 2 connecteurs ISA de la carte.

Les consommations ont été calculées à partir d'une carte *MCX-Lite/485* équipée d'un processeur 80386SX 25 Mhz, de 4 Mo de RAM et de 2 voies série programmées en RS485 avec une charge de 90 Ohms.

VII.5 Programmation

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte.

VII.5.1 Ports d'entrées/sorties de l'extension *Lite-485*

Les adresses de base pour les différentes voies série sont dépendantes de la position du mini interrupteur SW1-1 :

SW1-1	PORT 1	PORT 2
ON	280h	288h
OFF	3F8h	2F8h

Chaque port série occupe 8 adresses d'entrées/sorties à partir de l'adresse de base associée. Vous trouverez toutes les caractéristiques du composant STARTECH 16C552 dans l'annexe concernant le 16C550, avec lequel il est entièrement compatible.

Le port parallèle occupe 8 adresses d'entrées/sorties à partir de l'adresse de base 378h et utilise le niveau d'interruption IRQ7 (type LPT1).

VII.5.2 Activation des interruptions

Le contrôle des interruptions peut se faire à quatre niveaux :

- * Par le registre d'interruption du canal considéré pour chaque cause d'interruption.
- * Globalement pour un canal, par le bit OUT2 de son registre de contrôle MODEM.
- * Par le contrôleur 8259 de la carte *MCX-Lite/0*, en gérant la ligne d'interruption sélectionnée.
- * Par les instructions CLI/STI du processeur.

Attention, l'IRQ7 sert également au 8259 pour indiquer la condition « SPURIOUS INTERRUPT ».

VII.5.3 Le générateur de bauds

Tous les générateurs de bauds sont alimentés par une horloge commune de 1,8432 Mhz. Les horloges d'émission et de réception sont interconnectées.

INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

VIII. L'EXTENSION LITE-104	VIII-1
VIII.1 CONFIGURATION DE L'EXTENSION	VIII-2
VIII.2 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS.....	VIII-6

VIII. L'EXTENSION *LITE-104*


L'extension *Lite-104* est destinée à ajouter à la carte *MCX-Lite/0* un port série asynchrone RS232/RS422/RS485 (UART 16C550) ainsi que deux. emplacements au format PC-104.

Son installation se fait de la même manière que les autres options de la famille *Lite* par simple connexion à l'extrémité de la carte *MCX-Lite/0*.

L'extension *Lite-104* est composée de deux circuits imprimés :

- le circuit principal *Lite104* contenant l'interface série,
- le circuit d'extension (104E.T) permettant le raccordement de 1 ou 2 cartes PC-104.

Circuit imprimé de base *Lite104*



A la livraison ST1 en position 1-2 - Port série en COM1
 ST2 en position 1-2 - Broche 9 de J4 non connectée
 SW1- Port série en RS232D

VIII.1 Configuration de l'extension

• Le cavalier ST1 - Configuration du port série en mode COM1 ou COM2

Le cavalier ST1 est destiné à la configuration du mode d'utilisation du port série de l'extension Lite-104 :

Position 1-2	Mode COM1	Adresse 3F8h	Interruption IRQ4
Position 2-3	Mode COM2	Adresse 2F8h	Interruption IRQ3

• Le cavalier ST2 - (+12V sur broche 9 du connecteur J4 SUB D25)


Le cavalier ST2 est destiné à connecter ou bien déconnecter la broche 9 du connecteur SUB D 25 points avec le +12VDC (cette broche peut-être utilisée pour alimenter des adaptateurs extérieurs, à concurrence de 200 mA) :

- Position 1-2	Broche 9 non connectée
- Position 2-3	Broche 9 connectée au +12VDC


• L'interrupteur SW1 - Configuration des modes RS232, RS422 et RS485 du port série

Le bloc de « switches » SW1 est destiné à configurer l'interface série électrique de l'extension Lite-104.


Configurations standards




Mode RS232




Mode RS422A/RS485






Mode RS422A




Mode RS485 sans ECHO




Mode RS485 avec ECHO


Validation permanente
de la transmissionContrôle de la transmission
par RTS

Avec polarisation de ligne




Sans polarisation de ligne

Avec résistance
de terminaison




Sans résistance
de terminaison


CONFIGURATIONS PARTICULIERES VALIDATION DE LA TRANSMISSION PAR LE SIGNAL TXD



Mode RS422A (Slave)



Mode RS485 sans ECHO




Mode RS485 avec ECHO


⇒ Restrictions liées à la validation de la transmission par TXD

- Limiter la vitesse de communication à 56 Kbits/S.
- Limiter le nombre d'interfaces RS485 à 20 et sur une longueur de 200 mètres au maximum.
- Ne pas utiliser de résistances de terminaison de ligne.
- Fournir la polarisation de ligne par le port série de la carte Lite-104 (une seule polarisation par ligne, SW1-6 & SW1-7 en position ON).
- Eviter les milieux avec des perturbations importantes.
- Utiliser un câble avec tresse de blindage reliée à la terre (conseillé).



Exemple de configuration




Mode RS422/485




Mode RS485 sans ECHO

Validation de la
transmission par RTS

Sans polarisation de ligne



Sans résistance de terminaison



VIII.2 Attribution des signaux sur les connecteurs

La carte d'extension Lite-104 est équipée d'un connecteur SUB 25 points mâle (J4) qui regroupe les signaux RS232, RS422 et RS485 du port de communication série.

Le tableau ci-dessous indique la répartition de ces signaux sur ce connecteur :

- **Connecteur J4**

1	PGND
2	TXD
3	RXD
4	RTS
5	CTS
6	DSR
7	GND
8
9	+12VDC
10
11
12 ¹	-TX ¹
13 ¹	+TX ¹

14
15
16
17
18
19
20	DTR
21	-RX
22	RI
23	+RX
24
25

..... : Signaux non utilisés.

¹ En mode RS485, il faut utiliser les broches 12 (-TX/-RX) et 13 (+TX/+RX).

Les signaux du connecteur PC-104

La connectique PC-104 reprend de façon générale les signaux du bus ISA 8/16 bits et utilise une connectique de type HE13 en lieu et place des embases traditionnelles du PC :

- **Connecteur J2**

A1	-IOCHK
A2	SD7
A3	SD6
A4	SD5
A5	SD4
A6	SD3
A7	SD2
A8	SD1
A9	SD0
A10	IOCHRDY
A11	AEN
A12	SA19
A13	SA18
A14	SA17
A15	SA16
A16	SA15

A17	SA14
A18	SA13
A19	SA12
A20	SA11
A21	SA10
A22	SA9
A23	SA8
A24	SA7
A25	SA6
A26	SA5
A27	SA4
A28	SA3
A29	SA2
A30	SA1
A31	SA0
A32	GND

B1	GND
B2	RESETDRV
B3	+5VDC
B4	IRQ9 (*)
B5	-5VDC
B6	DRQ2
B7	-12VDC
B8	-ENDXFR
B9	+12VDC
B10	(KEY)
B11	-SMEMW
B12	-SMEMR
B13	-IOW
B14	-IOR
B15	-DACK3
B16	DRQ3

B17	-DACK1
B18	DRQ1
B19	-REFRESH
B20	CLK
B21	IRQ7
B22	IRQ6
B23	IRQ5
B24	IRQ4
B25	IRQ3
B26	-DACK2
B27	T/C
B28	BALE
B29	+5VDC
B30	OSC
B31	GND
B32	GND

- **Connecteur J3**

C0	GND
C1	SBHE
C2	LA23
C3	LA22
C4	LA21
C5	LA19
C6	LA20
C7	LA18
C8	LA17
C9	-MEMR
C10	-MEMW
C11	SD8
C12	SD9
C13	SD10
C14	SD11
C15	SD12
C16	SD13
C17	SD14
C18	SD15
C19	(KEY)

D0	GND
D1	-MEMCS16
D2	-IOCS16
D3	IRQ10 ²
D4	IRQ11
D5	IRQ12
D6	IRQ15
D7	IRQ14
D8	-DACK0 ²
D9	DRQ0 ²
D10	-DACK5
D11	DRQ5
D12	-DACK6
D13	DRQ6
D14	-DACK7
D15	DRQ7
D16	+5VDC
D17	-MASTER ²
D18	GND
D19	GND



Montage des cartes d'extension PC-104

Comme indiqué plus avant dans ce document, la carte d'extension Lite-104 permet le raccordement de deux cartes filles au format PC-104.


Il est recommandé afin d'éviter des courts-circuits et d'occuper inutilement des « slots » dans votre machine de couper sur la dernière carte fille les pattes de transfert qui assurent le montage en « piggy-back ».


² Les signaux IRQ9, IRQ10, DRQ0, -DACK0 et -MASTER ne sont pas disponibles sur le connecteur PC-104 car ils sont utilisés pour les besoins internes de la carte *MCX-Lite*.

MONTAGE D'UNE CARTE EXTENSION PC104



VUE DE DESSUS





INTERCALAIRE RECTO

INTERCALAIRE VERSO

SOMMAIRE

IX. LES EXTENSIONS LITE/570-2 ET LITE/570-4	IX-1
IX.1 CONFIGURATION DE L'EXTENSION	IX-5
IX.2 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS DE L'EXTENSION LITE/570-2	IX-7
IX.3 ATTRIBUTION DES SIGNAUX SUR LES CONNECTEURS DE L'EXTENSION LITE/570-4	IX-8
IX.4 PROGRAMMATION DE LA CARTE LITE/570-X	IX-10
IX.4.1 Adresses mémoires des extensions Lite/570-2 et Lite/570-4	IX-10
IX.4.2 Niveaux d'interruption des extensions Lite/570-2 et Lite/570-4	IX-13
IX.4.3 Structure générale des registres du SCA HD64570	IX-14
IX.4.4 Exemple de programmation du SCA HD64570 en Microsoft C.....	IX-17



IX. LES EXTENSIONS LITE/570-2 ET LITE/570-4

Associée à l'extension *Lite/570-2*, la carte *MCX-Lite/0* devient la carte *MCX-Lite/570-2*.
Associée à l'extension *Lite/570-4*, la carte *MCX-Lite/0* devient la carte *MCX-Lite/570-4*.

Les cartes *MCX-Lite/570-2* et *MCX-Lite/570-4* offrent respectivement 2 et 4 ports série hauts débits en mode asynchrone, synchrone orienté bit (type HDLC) et synchrone orienté caractère (type MONOSYNC ou BISYNC) avec interface électrique multiprotocole programmable :

- RS232/V24/V28 (débit binaire limité à 120 Kbits/s)
- RS422/V11 (débit binaire limité à 5Mbits/s en mode synchrone)
- RS485 (débit binaire limité à 5Mbits/s en mode synchrone)
- RS449 (débit binaire limité à 5Mbits/s en mode synchrone)
- V35 (débit binaire limité à 5Mbits/s en mode synchrone)
- V36 (débit binaire limité à 5Mbits/s en mode synchrone)
- EIA530 (1987) (débit binaire limité à 5Mbits/s en mode synchrone)
- EIA530-A (1992) (débit binaire limité à 5Mbits/s en mode synchrone)

La structure matérielle de ces cartes (contrôleurs DMA intégrés, bus de données 16 bits, FIFO Tx/Rx 32 octets, DMA mode chaîné en HDLC, ...) les destinent tout particulièrement à la gestion de protocoles de communication complexes, en effet les opérations d'émission et de réception de caractères peuvent être prises en compte par les contrôleurs DMA intégrés, laissant ainsi le CPU de la carte *MCX-Lite/0* disponible pour la gestion du protocole.

L'EXTENSION LITE/570-2**FACE ELEMENTS****FACE SOUDURES**


- Connecteur J1 : Connecteur vers MCX-Lite/0 (Bus 16 bits)
 Connecteurs J2 et J3 : Liaisons vers le circuit imprimé Ext570
 Connecteur J4 : Connecteur haute densité 26 points femelle voie 2
 Connecteur J5 : Connecteur haute densité 26 points femelle voie 1
 Leds DL1 à DL8 : Mode interface électrique voie 1
 Leds DL9 à DL16 : Mode interface électrique voie 2

L'EXTENSION LITE/570-4

L'extension Lite/570-4 est composé de 2 circuits imprimés et d'un boîtier de connexion (570-BP) distribuant les 4 connecteurs SUBD 25 points mâles¹ associés aux 4 voies série.

Le premier circuit imprimé est celui de l'extension Lite/570-2 dépourvu des 2 connecteurs 26 points J4 et J5.

Le second circuit imprimé (**Ext570**) est détaillé ci-dessous.



La face soudure est la face visible une fois les 2 circuits imprimés assemblés (Lite/570-2 et Ext570).

Connecteur J1 : Connecteur 100 points haute densité vers le boîtier de connexion 570-BP


Connecteurs J2 et J3 : Liaisons vers le circuit imprimé Lite/570-2

Leds DL1 à DL8 : Mode interface électrique voie 3

Leds DL9 à DL16 : Mode interface électrique voie 4

¹ Des convertisseurs de genre mâle-femelle sont disponibles en option.

Le boîtier de connexion 570-BP



Il est impératif de connecter le boîtier 570-BP à la carte MCX-lite/570-4, P.C. hors tension.

IX.1 Configuration de l'extension

- Les cavaliers ST1, ST2 des circuits imprimés Lite/570-2 et Ext570

Les cavaliers ST1, ST2 du circuit imprimé Lite/570-2 sont attachés aux voies 1 et 2, les cavaliers ST1 et ST2 du circuit imprimé Ext570 sont attachés aux voies 3 et 4.

Chaque cavalier permet de définir l'origine de l'horloge de réception.

En position 1-2 : Horloge de réception fournie par les signaux RxClkIn A et B

En position 2-3 : Horloge de réception isolée des signaux RxClkIn A et B

Le cavalier STi doit être en position 2-3 dans les 2 cas suivants :

Horloge de réception issue du générateur de bauds de l'USART HITACHI,

Horloge de réception extraite des données reçues

- Les résistances de terminaison et de polarisation :

Certaines configurations d'interface électrique nécessitent des résistances de terminaison (voir recommandation V11 du CCITT) et de polarisation de lignes (RS485, RS422 avec plusieurs transmetteurs), il sera dans ce cas nécessaire de les intégrer dans le câble de raccordement.

- Les interfaces électriques

Mnémonique ²	RS232	V35	RS422	RS485	RS449/ EIA530	EIA-530A	V36
TxD(A)	V28	V35	V11	RS485	V11	V11	V11
TxD(B)	HiZ	V35	V11	RS485	V11	V11	V11
DTR(A)	V28	V28	V11	RS485	V11	V10	V10
DTR(B)	HiZ	HiZ	V11	RS485	V11	HiZ	HiZ
RTS(A)	V28	V28	V11	RS485	V11	V11	V10
RTS(B)	HiZ	HiZ	V11	RS485	V11	V11	HiZ
TxClkOut(A)	V28	V35	V11	RS485	V11	V11	V11
TxClkOut(B)	HiZ	V35	V11	RS485	V11	V11	V11
RxD(A)	V28	V35	V11	RS485	V11	V11	V11
RxD(B)	>12K Ω	V35	V11	RS485	V11	V11	V11
RxClkIn(A)	V28	V35	V11	RS485	V11	V11	V11
RxClkIn(B)	>12K Ω	V35	V11	RS485	V11	V11	V11
CTS(A)	V28	V28	V11	RS485	V11	V11	V10
CTS(B)	>12K Ω	>12K Ω	V11	RS485	V11	V11	>12K Ω
DSR(A)	V28	V28	V11	RS485	V11	V10	V10
DSR(B)	>12K Ω	>12K Ω	V11	RS485	V11	>12K Ω	>12K Ω
DCD(A)	V28	V28	V11	RS485	V11	V11	V10
DCD(B)	>12K Ω	>12K Ω	V11	RS485	V11	V11	>12K Ω
RI(A)	V28	V28	V11	RS485	V10	V10	V10
RI(B)	>12K Ω	>12K Ω	V11	RS485	>12K Ω	>12K Ω	>12K Ω
TxClkIn(A)	V28	V35	V11	RS485	V11	V11	V11
TxClkIn(B)	>12K Ω	V35	V11	RS485	V11	V11	V11

HiZ : Haute impédance

>12K Ω : par rapport à la masse

² Voir paragraphe « Attribution des signaux sur les connecteurs de l'extension ...»

Il est impératif de polariser tous les signaux différentiels entrants (CTS, DCD, DSR et RI) afin de garantir un état stable en sortie (au niveau TTL). Si certains de ces signaux ne sont pas utilisés par votre application, rebouclez les avec des signaux différentiels sortant (RTS, DTR).

Exemple : DCD non utilisé

Rebouclez

RTS (A) sur DCD (A)

RTS (B) sur DCD(B)

IX.2 Attribution des signaux sur les connecteurs de l'extension Lite/570-2

Les signaux associés aux voies séries 1 et 2 sont respectivement disponibles sur les connecteurs 26 points J5 et J4 du circuit imprimé Lite/570-2.


BROCHAGE DES 2 CONNECTEURS 26 POINTS J4 ET J5 HAUTE DENSITE FEMELLE (FORMAT DB15 TAILLE A) DE LA CARTE D'EXTENSION LITE/570 EN VERSION 2 VOIES

N° Broche	Signal	Mnémonique	Direction
1	P.G	Protective Ground	
2	TxD	Transmit Data	Inverted Output (A)
14	TxD	Transmit Data	Non-Inverted Output (B)
3	RxD	Receive Data	Inverted Input (A)
16	RxD	Receive Data	Non-Inverted Input (B)
24	TxClkOut	Transmit Clock	Inverted Output (A)
11	TxClkOut	Transmit Clock	Non-Inverted Output (B)
15	TxClkIn	Transmit Clock	Inverted Input (A)
12	TxClkIn	Transmit Clock	Non-Inverted Input (B)
17	RxClkIn	Receive Clock	Inverted Input (A)
9	RxClkIn	Receive Clock	Non-Inverted Input (B)
20	DTR	Data Terminal Ready	Inverted Output (A)
23	DTR	Data Terminal Ready	Non-Inverted Output (B)
4	RTS	Request To Send	Inverted Output (A)
19	RTS	Request To Send	Non Inverted Output (B)
5	CTS	Clear To Send	Inverted Input (A)
13	CTS	Clear To Send	Non-Inverted Input (B)
8	DCD	Data Carrier Detect	Inverted Input (A)
10	DCD	Data Carrier Detect	Non-Inverted Input (B)
6	DSR	Data Set Ready	Inverted Input (A)
18	DSR	Data Set Ready	Non-Inverted Input (B)
22	RI	Ring Indicator	Inverted Input (A)
21	RI	Ring Indicator	Non-Inverted Input (B)
7, 26	GND		
25	+5V (utile en mode RS485 pour fournir la polarisation)		

La sortie +5V (broche 25) de chaque connecteur (J4 et J5) est protégée par un fusible thermique réarmable. En cas de court-circuit accidentel sur les connecteurs J4 et J5, il est recommandé d'arrêter le système et de détecter la cause du court-circuit. Attention la tension ne peut être rétablie qu'après un délai de 20 secondes.

IX.3 Attribution des signaux sur les connecteurs de l'extension Lite/570-4

Les signaux associés aux voies séries 1, 2, 3 et 4 sont respectivement disponibles sur les connecteurs numérotés 1, 2, 3 et 4 du boîtier 570-BP.



BROCHAGE DES 4 CONNECTEURS 25 POINTS MALE (FORMAT DB25 TAILLE C) DU BOITIER 570-BP

N° Broche	Signal	Mnémonique	Direction
1	P.G	Protective Ground	
2	TxD	Transmit Data	Inverted Output (A)
14	TxD	Transmit Data	Non-Inverted Output (B)
3	RxD	Receive Data	Inverted Input (A)
16	RxD	Receive Data	Non-Inverted Input (B)
24	TxCkOut	Transmit Clock	Inverted Output (A)
11	TxCkOut	Transmit Clock	Non-Inverted Output (B)
15	TxCkIn	Transmit Clock	Inverted Input (A)
12	TxCkIn	Transmit Clock	Non-Inverted Input (B)
17	RxCkIn	Receive Clock	Inverted Input (A)
9	RxCkIn	Receive Clock	Non-Inverted Input (B)
20	DTR	Data Terminal Ready	Inverted Output (A)
23	DTR	Data Terminal Ready	Non-Inverted Output (B)
4	RTS	Request To Send	Inverted Output (A)
19	RTS	Request To Send	Non Inverted Output (B)
5	CTS	Clear To Send	Inverted Input (A)
13	CTS	Clear To Send	Non-Inverted Input (B)
8	DCD	Data Carrier Detect	Inverted Input (A)
10	DCD	Data Carrier Detect	Non-Inverted Input (B)
6	DSR	Data Set Ready	Inverted Input (A)
18	DSR	Data Set Ready	Non-Inverted Input (B)
22	RI	Ring Indicator	Inverted Input (A)
21	RI	Ring Indicator	Non-Inverted Input (B)
7	GND		
25	+5V (utile en mode RS485 pour fournir la polarisation)		

Un voyant lumineux indique, lorsqu'il est allumé, que le dispositif de connexion 570-BP est correctement alimenté par le système.

Ce voyant peut s'éteindre pour les raisons suivantes :

Court-circuit sur un connecteur SUBD 25 points

Surcharge des alimentations sur les SUBD 25 points

En cas de court-circuit accidentel sur les l'un des connecteurs, il est recommandé d'arrêter le système et de détecter la cause du court-circuit. Attention la tension ne peut être rétablie qu'après un délai de 20 secondes à cause d'un fusible thermique de protection réarmable.

NOTE IMPORTANTE concernant l'incompatibilité entre le brochage EIA530 et EIA530-A défini par la norme et celui retenu pour l'extension Lite/570-4.

	Brochage compatible Norme EIA530-A	Brochage EIA530-A carte Lite/570-4
Broche 18	LL (Local Loopback)	DSR (B)
Broche 21	RL (Remote Loopback)	>12 K Ω / GND
Broche 25	TM (Test Mode)	+5V

	Brochage compatible Norme EIA530	Brochage EIA530 carte Lite/570-4
Broche 22	DSR (B)	Non utilisé (RI)
Broche 18	LL (Local Loopback)	DSR (B)
Broche 21	RL (Remote Loopback)	>12 K Ω / GND
Broche 25	TM (Test Mode)	+5V

Note :

La norme RS232 imposant que le signal Ring Indicator soit affecté à la broche 22, les broches 18 et 22 de la carte MCX-Lite/570-4 ne sont pas compatibles avec la norme EIA530.

IX.4 Programmation de la carte Lite/570-x

Ces informations sont destinées uniquement à l'écriture de programmes internes à la carte avec le logiciel MCX-DOS. Notez qu'il est indispensable de disposer de la documentation « HITACHI HD64570 SCA user's manual³ » pour programmer la carte.

Le carte MCX-Lite/570-x comprend un (version 2 voies) ou deux (version 4 voies) contrôleurs de communication HITACHI HD64570-16 (oscillateur 16 MHz) dont la structure générale est la suivante :

- 2 voies séries
- 4 canaux DMA (2 en écriture et 2 en lecture)
- 4 timers

IX.4.1 Adresses mémoires des extensions Lite/570-2 et Lite/570-4

- *BF00:0 Adresses mémoires du contrôleur de communication n°1 des voies 1 et 2*

BF00:0000 à BF00:001F	registres généraux du contrôleur de communication
BF00:0020 à BF00:003F	registres de la voie série 1
BF00:0040 à BF00:005F	registres de la voie série 2
BF00:0060 à BF00:007F	registres des timers 1 à 4
BF00:0080 à BF00:00FF	registres des contrôleurs DMA 1 à 4

- Niveau d'interruption IRQ3 pour le contrôleur de communication n°1

Cas particulier de l'extension Lite/570-4

- *BF10:0 Adresses mémoires du contrôleur de communication n°2 des voies 3 et 4*

BF10:0000 à BF10:001F	registres généraux du contrôleur de communication
BF10:0020 à BF10:003F	registres de la voie série 3
BF10:0040 à BF10:005F	registres de la voie série 4
BF10:0060 à BF10:007F	registres des timers 1 à 4
BF10:0080 à BF10:00FF	registres des contrôleurs DMA 1 à 4

- Niveau d'interruption IRQ4 pour le contrôleur de communication n°2

³ Cette documentation est disponible sur simple demande auprès de notre service commercial.

- Adresse mémoire BF20:0 en écriture : Direction horloge transmission et contrôle DTR

TxCLK sortant : Horloge de transmission sortante et disponible sur la paire TxClkOut

TxCLK entrant : Horloge de transmission entrante sur la paire TxClkIn

D0	Direction horloge de transmission voie 1
	D0 = 0 Sortante
	D0 = 1 Entrante
D1	Direction horloge de transmission voie 2
	D1 = 0 Sortante
	D1 = 1 Entrante
D2	Direction horloge de transmission voie 3
	D2 = 0 Sortante
	D2 = 1 Entrante
D3	Direction horloge de transmission voie 4
	D3 = 0 Sortante
	D3 = 1 Entrante
D4	Contrôle signal DTR voie 1
	D4 = 1 DTR inactif
	D4 = 0 DTR actif
D5	Contrôle signal DTR voie 2
	D5 = 1 DTR inactif
	D5 = 0 DTR actif
D6	Contrôle signal DTR voie 3
	D6 = 1 DTR inactif
	D6 = 0 DTR actif
D7	Contrôle signal DTR voie 4
	D7 = 1 DTR inactif
	D7 = 0 DTR actif

Attention dans le cas d'une carte 2 voies, les bits D2, D3, D6 et D7 ne sont pas utilisés.

- Adresse mémoire BF20:0 en lecture : Lecture signaux RI et DSR

D0	Etat signal RI voie 1
	D0 = 1 RI inactif
	D0 = 0 RI actif
D1	Etat signal RI voie 2
	D1 = 1 RI inactif
	D1 = 0 RI actif
D2	Etat signal RI voie 3
	D2 = 1 RI inactif
	D2 = 0 RI actif
D3	Etat signal RI voie 4
	D3 = 1 RI inactif
	D3 = 0 RI actif

D4	Etat signal DSR voie 1
	D4 = 1 DSR inactif
	D4 = 0 DSR actif
D5	Etat signal DSR voie 2
	D5 = 1 DSR inactif
	D5 = 0 DSR actif
D6	Etat signal DSR voie 3
	D6 = 1 DSR inactif
	D6 = 0 DSR actif
D7	Etat signal DSR voie 4
	D7 = 1 DSR inactif
	D7 = 0 DSR actif

Attention dans le cas d'une carte 2 voies, le contenu des bits D2, D3, D6 et D7 n'est pas significatif.

Adresse mémoire BF30:0 programmation interface électrique voies 1 et 2

En écriture :

D3,D2,D1,D0	Programmation interface électrique des récepteurs de la voie 1
D7,D6,D5,D4	Programmation interface électrique des émetteurs de la voie 1
D11,D10,D9,D8	Programmation interface électrique des récepteurs de la voie 2
D15,D14,D13,D12	Programmation interface électrique des émetteurs de la voie 2

L'état du bit D_i est visible sur la led D_{i+1} sur le circuit imprimé Lite/570-2.

Adresse mémoire BF40:0 programmation interface électrique voies 3 et 4

En écriture :

D3,D2,D1,D0	Programmation interface électrique des récepteurs de la voie 3
D7,D6,D5,D4	Programmation interface électrique des émetteurs de la voie 3
D11,D10,D9,D8	Programmation interface électrique des récepteurs de la voie 4
D15,D14,D13,D12	Programmation interface électrique des émetteurs de la voie 4

L'état du bit D_i est visible sur la led D_{i+1} sur le circuit imprimé Ext570.

Interface électrique	D_{i+3}	D_{i+2}	D_{i+1}	D_i
HiZ	0	0	0	0
RS-232	0	0	1	0
V35	1	1	1	0
RS-422	0	1	0	0
RS-485	0	1	0	1
RS-449	1	1	0	0
EIA-530	1	1	0	1
EIA-530A	1	1	1	1
V36	0	1	1	0

A la mise sous tension de la carte tous les émetteurs et récepteurs sont à l'état haute impédance (HiZ).

IX.4.2 Niveaux d'interruption des extensions Lite/570-2 et Lite/570-4

- Interruption IRQ3 contrôleur de communication n°1 : voies 1 et 2
- Interruption IRQ4..... contrôleur de communication n°2 : voies 3 et 4

Les différentes sources d'interruptions pour chaque contrôleur sont les suivantes :

Interruptions associées aux 2 voies série

Récepteur prêt RxRdy

Emetteur prêt TxRdy

Status de réception RxInt

Status d'émission TxInt

Interruptions associées aux 4 voies DMA

Erreur durant le transfert DMIA

Fin normale de transfert DMIB

Interruptions associées aux 4 timers

Fin de comptage (T_iIRQ)

IX.4.3 Structure générale des registres du SCA HD64570

Extrait du fichier hd64570.h présent sur la disquette de distribution MCXDOS

/*

Adresse de base 1^{er} SCA : BF00 :0000

Adresse de base 2^{ème} SCA : BF10 :0000

Structure des registres du SCA HITACHI HD64570 (**struct sca_regs**)

offset 00h-1Fh	registres divers (low power, wait, DMA, interrupt)
offset 20h-5Fh	registres des 2 voies série (struct msci_channel)
offset 60h-7Fh	registres des 4 timers (struct timer_channel)
offset 80h-FFh	registres des 4 canaux DMA (struct dmac_channel)

*/

/* SCA registers */

typedef struct sca_regs

{

/* Low-Power Mode Control registers */

unsigned char lpr; /* 00h: Low Power Register (rw) */

unsigned char unused0; /* 01h: -- */

/* Wait control registers */

unsigned char pabr0; /* 02h: Physical address boundary register 0 (rw) */

unsigned char pabr1; /* 03h: Physical address boundary register 1 (rw) */

unsigned char wrcl; /* 04h: Wait control register L (rw) */

unsigned char wcrm; /* 05h: Wait control register M (rw) */

unsigned char wrch; /* 06h: Wait control register H (rw) */

unsigned char unused1; /* 07h: -- */

/* DMA control registers common to channels 0 to 3 */

unsigned char pcr; /* 08h: DMA priority control register (rw) */

unsigned char dmer; /* 09h: DMA master enable register (rw) */

unsigned char unused2[6]; /* 0Ah to 0Fh: -- */

/* Interrupt Control registers */

unsigned char volatile isr0; /* 10h: Interrupt status register 0 (ro) */

unsigned char volatile isr1; /* 11h: Interrupt status register 1 (ro) */

unsigned char volatile isr2; /* 12h: Interrupt status register 2 (ro) */

unsigned char unused3; /* 13h: -- */

unsigned char ier0; /* 14h: Interrupt enable register 0 (rw) */

unsigned char ier1; /* 15h: Interrupt enable register 1 (rw) */

unsigned char ier2; /* 16h: Interrupt enable register 2 (rw) */

unsigned char unused4; /* 17h: -- */

unsigned char itcr; /* 18h: Interrupt control register (rw) */

unsigned char unused5; /* 19h: -- */

unsigned char ivr; /* 1Ah: Interrupt vector register (rw) */

unsigned char unused6; /* 1Bh: -- */

unsigned char imvr; /* 1Ch: Interrupt modified vector register (rw) */

unsigned char unused7[3]; /* 1Dh to 1Fh: -- */

msci_channel msci[2]; /* 20h-5Fh MSCSI registers channels 0 & 1 */

timer_channel timer[4]; /* 60h-7Fh TIMER registers channels 0, 1, 2, 3 */

dmac_channel dmac[4]; /* 80h-FFh DMA registers channels 0, 1, 2, 3 */

}sca_regs, *psca_regs;

```

/* MSCI registers */
/* Base = 20h + 0*20h = 20h MSCI channel 0 */
/* Base = 20h + 1*20h = 40h MSCI channel 1 */
typedef struct msci_channel
{
union
{
{
unsigned short us_trb;          /* 00h-01h: TX/RX buffer register (rw) */
struct
{
unsigned char uc_trbl;        /* 00h : Low byte (rw) */
unsigned char uc_trbh;        /* 01h : Upper byte (rw) */
}uc_trb;
}u_trb;
unsigned char volatile st0;    /* 02h: Status register 0 (ro) */
unsigned char volatile st1;    /* 03h: Status register 1 (rw) */
unsigned char volatile st2;    /* 04h: Status register 2 (rw) */
unsigned char volatile st3;    /* 05h: Status register 3 (ro) */
unsigned char volatile fst;    /* 06h: Frame status register (rw) */
unsigned char unused0;        /* 07h: -- */
unsigned char ie0;            /* 08h: Interrupt enable register 1 (rw) */
unsigned char ie1;            /* 09h: Interrupt enable register 2 (rw) */
unsigned char ie2;            /* 0Ah: Interrupt enable register 3 (rw) */
unsigned char fie;            /* 0Bh: Frame interrupt enable register (rw) */
unsigned char cmd;            /* 0Ch: Command register (wo) */
unsigned char unused1;        /* 0Dh: -- */
unsigned char md0;            /* 0Eh: Mode register 0 (rw) */
unsigned char md1;            /* 0Fh: Mode register 1 (rw) */
unsigned char md2;            /* 10h: Mode register 2 (rw) */
unsigned char ctl;            /* 11h: Control register (rw) */
unsigned char sa0;            /* 12h: Sync/address register 1 (rw) */
unsigned char sa1;            /* 13h: Sync/address register 2 (rw) */
unsigned char idl;            /* 14h: Idle pattern register (rw) */
unsigned char tmc;            /* 15h: Time constant register (rw) */
unsigned char rxs;            /* 16h: RX clock source register (rw) */
unsigned char txs;            /* 17h: TX clock source register (rw) */
unsigned char trc0;           /* 18h: TX ready control register 0 (rw) */
unsigned char trc1;           /* 19h: TX ready control register 1 (rw) */
unsigned char rrc;            /* 1Ah: RX ready control register (rw) */
unsigned char unused2;        /* 1Bh: -- */
unsigned char cst0;           /* 1Ch: Current status register 0 (rw) */
unsigned char cst1;           /* 1Dh: Current status register 1 (rw) */
unsigned char unused3[2];     /* 1Eh-1Fh: -- */
}msci_channel, *pmsci_channel;

```

/* Timer registers provided separately for channels 0 to 3 */

/* Base = 60h + 0*08h = 60h TIMER channel 0 */

/* Base = 60h + 1*08h = 68h TIMER channel 1 */

/* Base = 60h + 2*08h = 70h TIMER channel 2 */

/* Base = 60h + 3*08h = 78h TIMER channel 3 */

typedef struct timer_channel

```
{
/* Base to Base+07h */
    unsigned short tcnt;           /* Base+00h: Timer up counter (rw) */
    unsigned short tconr;         /* Base+02h: Timer constant (wo) */
    unsigned char tcscr;          /* Base+04h: Timer control/status (rw) */
    unsigned char tepr;           /* Base+05h: Timer expand prescale (rw) */
    unsigned char unused[2];      /* Base+06h-Base+07h --- */
}timer_channel, *ptimer_channel;
```

/* DMA control registers provided separately for channels 0 to 3 */

/* Base = 80h + 0*20h = 80h DMA channel 0 (connected to Msci Receiver channel 0) */

/* Base = 80h + 1*20h = A0h DMA channel 1 (connected to Msci Transmitter channel 0)*/

/* Base = 80h + 2*20h = C0h DMA channel 2 (connected to Msci Receiver channel 1) */

/* Base = 80h + 3*20h = E0h DMA channel 3 (connected to Msci Transmitter channel 1)*/

typedef struct dmac_channel

```
{
/* Base to Base+1Fh */
    unsigned short dar;           /* 00h-01h: On even numbered dmacs (rx) only */
    /* Destination address register */
    unsigned char darb;          /* 02h: Destination address register B (rw) */
    unsigned char unused0;       /* 03h: --- */
    unsigned short sar;          /* 04h-05h: On odd numbered dmacs (tx) only */
    /* Source address register */
    unsigned char sarb;          /* 06h: Source address register B (rw) */
    unsigned char unused1;       /* 07h: --- */
    unsigned short cda;          /* 08h-09h: Current descriptor address (rw) */
    unsigned short eda;          /* 0Ah-0Bh: Error descriptor address (rw) */
    unsigned short bfl;          /* 0Ch-0Dh: rw On even numbered dmacs (rx) only */
    /* Receive buffer length */
    unsigned short bcr;          /* 0Eh-0Fh: Byte count register (rw) */
    unsigned char dsr;           /* 10h: DMA status register (rw) */
    unsigned char dmr;           /* 11h: DMA mode register (rw) */
    unsigned char unused2;       /* 12h: --- */
    unsigned char fct;           /* 13h: End-of-frame interrupt counter (rw) */
    unsigned char dir;           /* 14h: DMA interrupt enable register (rw) */
    unsigned char dcr;           /* 15h: DMA command register (rw) */
    unsigned char unused3[10];   /* 16h-1Fh : --- */
}dmac_channel, *pdmac_channel;
```

IX.4.4 Exemple de programmation du SCA HD64570 en Microsoft C

```

/*
 * Ce programme teste une voie rebouclée en mode HDLC entre
 * 8.106/2 (4 Mbps) et 8.106/255 (31725,55 Kbps) dans toutes les interfaces
 * supportées par la carte Lite/570-x.
 * A chaque test on envoie 10 trames de 1024 octets et 100 trames de 10
 * octets. Chaque trame reçue est contrôlée.
 * Horloge d'émission sortante/ Horloge de réception entrante
 *
 * USAGE : Test Voie Interface [tmc] [test]
 *         voie : 1 à 2 pour Lite/570-2 / 1 à 4 pour Lite/570-4
 *         Interface : RS232, RS422, RS485, RS449, V35, V36, EIA530(-A)
 *         tmc : Fourni indirectement la vitesse (Vitesse= 8.106/tmc)
 *         test : Nombre de tests
 *
 * ARRET:
 * Ce programme s'arrête en cours de tests quand le PC écrit 0 dans le 1er
 * octet de la boîte aux lettres (Adresse 0xD0000).
 *
 * (c)ACKSYS, 1998 -- PHD
 */
#include "hd64570.h"          /* Mapping mémoire du SCA4 */
#include <stdio.h>
#include <stdlib.h>
#include <dos.h>
#include <conio.h>
#include <malloc.h>
#include <string.h>
#include <time.h>

#define SCA_BASE_ADD    0xBF00      /* Adresse de base du 1er SCA */
long i86_linear(char far *);        /* Calcul adresse réelle */
void usage(char **);              /* Ligne de commande */
void inithdlc(pmsci_channel, unsigned); /* Initialisation en mode HDLC */
void initdma(pdmac_channel, pdmac_channel); /* Initialisation DMA */
void StartDmaRx(pdmac_channel, unsigned); /* Lancement DMA TX */
void StartDmaTx(pdmac_channel, unsigned); /* Lancement DMA RX */

typedef struct interface{
    unsigned ctrl;                /* Mode interface électrique */
    char mode[10];                /* Nom de l'interface en ASCII */
}INTERFACE_t, *PINTERFACE_t;

typedef struct {
    unsigned long NbTramesEmises;
    unsigned long ErreursReception;
}RESULTAT, *PRESULTAT;

typedef struct {
    long Vitesse;
    unsigned char tmc;
    RESULTAT Courtes;
    RESULTAT Longues;
} DESCVITESSE, *PDESCVITESSE;
DESCVITESSE Vitesses;
int PhaseTest(PDESCVITESSE, int, int); /* Lancement du test

```

⁴ Ce fichier est présent sur la disquette de distribution du logiciel MCXDOS

```
#define TRAME_LONGUE    1024          /* Longueur d'une trame longue    */
#define TRAME_COURTE    10           /* Longueur d'une trame courte    */
unsigned char rxbuffer[TRAME_LONGUE]; /* Tampon d'émission             */
unsigned char txbuffer[TRAME_LONGUE]; /* Tampon de réception           */

psca_regs psca;                /* Registres sca                  */
pmsci_channel pmsci;          /* Registres msci                 */
pdmac_channel pdmarx,pdmatx;  /* Registres DMA                  */
unsigned sar,dar;             /* Registres sar & dar           */
unsigned char sarb,darb;      /* Registres sarb & darb         */
unsigned tmc;                 /* Valeur registre tmc du msci   */

char *psignals;                /* Contrôle DTR et TxCLK entrant/sortant */
char *StopPtr=(char *)0xD0000000L;
```

```

void main(int argc, char **argv)
{
    unsigned *pinterface;
    unsigned chan, k, nbtests;
    INTERFACE_t UserInterface;

    printf ("(ACKSYS) %s : Lite/570 rev 1.0 du 13/01/98\n",argv[0]);

    if (argc <3 || argc >5) /* arguments tmc et tests facultatifs */
        return usage(argv);

    FP_SEG(pscas)= SCA_BASE_ADD; /* Adresse de base 1er SCA */
    FP_OFF(pscas)= 0x00;
    switch (chan=atoi(argv[1])){
    case 1:
        pmsci= &pscas->msci[0]; /* Registres MSCI voie 1 */
        pdmarx= &pscas->dmac[0]; /* Registres DMA Rx */
        pdmatx= &pscas->dmac[1]; /* Registres DMA Tx */
        FP_SEG(pinterface)= SCA_BASE_ADD;
        FP_OFF(pinterface)= 0x300;
        break;
    case 2:
        pmsci= &pscas->msci[1]; /* Registres MSCI voie 2 */
        pdmarx= &pscas->dmac[2]; /* Registres DMA Rx */
        pdmatx= &pscas->dmac[3]; /* Registres DMA Tx */
        FP_SEG(pinterface)= SCA_BASE_ADD;
        FP_OFF(pinterface)= 0x300;
        break;
    case 3:
        FP_OFF(pscas)=0x100; /* Ajustement offset pour 2nd SCA */
        pmsci= &pscas->msci[0]; /* Registres MSCI voie 3 */
        pdmarx= &pscas->dmac[0]; /* Registres DMA Rx */
        pdmatx= &pscas->dmac[1]; /* Registres DMA Tx */
        FP_SEG(pinterface)= SCA_BASE_ADD;
        FP_OFF(pinterface)= 0x400;
        break;
    case 4:
        FP_OFF(pscas)=0x100; /* Ajustement offset pour 2nd SCA */
        pmsci= &pscas->msci[1]; /* Registres MSCI voie 4 */
        pdmarx= &pscas->dmac[2]; /* Registres DMA Rx */
        pdmatx= &pscas->dmac[3]; /* Registres DMA Tx */
        FP_SEG(pinterface)= SCA_BASE_ADD;
        FP_OFF(pinterface)= 0x400;
        break;
    default:
        return usage(argv);
    }

    /* Initialisation tampon d'émission */
    for(k=0; k<sizeof(txbuffer); k++)
        txbuffer[k]= (unsigned char)k;
    /* Adresse direction TxClk et Etat DTR */
    FP_SEG(psignals)= SCA_BASE_ADD;
    FP_OFF(psignals)= 0x200;
    *psignals= 0x00; /* DTR actif & TxCLK sortant*/
    /* 1 wait state avec RAM 60ns-70ns */
    pscas->wcr1= 1;
    pscas->wcrm= 1;
    pscas->wcrh= 1;
    *StopPtr= 1;
}

```

```

if (!strcmp (argv[2], "RS232") || !strcmp (argv[2], "rs232")){
    UserInterface.ctrl= 0x2222;
    strcpy (UserInterface.mode, "RS232");
}
else if (!strcmp (argv[2], "RS422") || !strcmp (argv[2], "rs422")){
    UserInterface.ctrl= 0x4444;
    strcpy (UserInterface.mode, "RS422");
}
else if (!strcmp (argv[2], "RS485") || !strcmp (argv[2], "rs485")){
    UserInterface.ctrl= 0x5555;
    strcpy (UserInterface.mode, "RS485");
}
else if (!strcmp (argv[2], "RS449") || !strcmp (argv[2], "rs449")){
    UserInterface.ctrl= 0xCCCC;
    strcpy (UserInterface.mode, "RS449");
}
else if (!strcmp (argv[2], "V35") || !strcmp (argv[2], "v35")){
    UserInterface.ctrl= 0xEEEE;
    strcpy (UserInterface.mode, "V35");
}
else if (!strcmp (argv[2], "V36") || !strcmp (argv[2], "v36")){
    UserInterface.ctrl= 0x6666;
    strcpy (UserInterface.mode, "V36");
}
else if (!strcmp (argv[2], "EIA530") || !strcmp (argv[2], "eia530")){
    UserInterface.ctrl= 0xDDDD;
    strcpy (UserInterface.mode, "EIA530");
}
else if (!strcmp (argv[2], "EIA530-A") || !strcmp (argv[2], "eia530-a")){
    UserInterface.ctrl= 0xFFFF;
    strcpy (UserInterface.mode, "EIA530-A");
}
else
    return usage(argv);

tmc= 2;          /* 4 Mbps par default */
if (argc >=4)
    tmc= atoi(argv[3]);
if (tmc == 1 || tmc == 0) /* 8 Mbps non supporté / 0 invalide*/
    return usage(argv);
/* Vitesse max en RS232 120 Kbps */
if (UserInterface.ctrl == 0x2222 && tmc <66 )
    exit(-1);
nbtests= 1;     /* 1 test par default */
if (argc == 5)
    nbtests= atoi (argv[4]);
*pinterface= 0x0000; /* Interface HiZ */
inithdlc(pmsci, tmc); /* Initialisation Hdlc */
initdma(pdmarx, pdmatx); /* Initialisation DMA */
*pinterface= UserInterface.ctrl; /* Initialisation Interface */
Vitesses.tmc= tmc;

/* Lancement du test */
printf (« Channel %d in %s mode\n », chan, UserInterface.mode);
while (*StopPtr && nbtests--){
    /* Envoi 10 trames longues */
    PhaseTest(&Vitesses, 10, TRAME_LONGUE) ;
    /* Envoi 100 trames courtes */
    PhaseTest(&Vitesses, 100, TRAME_COURTE) ;
    if(!*StopPtr) break;
}
printf ("\nTest terminé\n");
}

```

```

/* Emission d'une trame et vérification de la validité de la trame reçue */
int
PhaseTest(PDESCVITESSE pconfig, int nbtrames, int lentrame)
{
    float kbits = ((float)8000./((float)pconfig->tmc);
    PRESULTAT resultat;
    time_t tstart, tend;          /* For difftime */
    unsigned status= 0;

    if(lentrame == TRAME_COURTE)
        resultat = &pconfig->Courtes;
    else
        resultat = &pconfig->Longues;

    printf ("Speed=%5.3f %cb/s pktsize=%d\n",
            kbits > 1000 ? kbits/1000 : kbits,
            kbits > 1000 ? 'M' : 'k', lentrame);

    while(nbtrames-- && *StopPtr){
        /* initialisation du tampon de réception */
        memset (rxbuffer,'#',lentrame);
        pdmarx->dcr= SCA_DCR_ABRT;
        /* Reset TX UNDERRUN bit of ST1 (condition TXRDY) */
        pmsci->st1|= SCA_ST1_UDRN;
        StartDmaRx(pdmarx,lentrame);
        StartDmaTx(pdmatx,lentrame);

        time(&tstart);          /* timeout 4 s*/
        while (pdmarx->bcr){    /* Attente fin de transfert Rx*/
            if (!*StopPtr)
                exit(0);
            time(&tend);
            if (tend-tstart >= 4){ /* Si timeout expiré */
                printf ("\ntimeout:%d car. emis,"
                        "%d car attendu, %d car recus",
                        lentrame-pdmatx->bcr,lentrame,
                        lentrame-pdmarx->bcr);
                break;
            }
        }
        /* Comparaison trame émise et trame reçue */
        if (memcmp (txbuffer,rxbuffer,lentrame)){
            resultat->ErreursReception++;
            {
                int i;
                for(i=0;i<lentrame;i++)
                    if(txbuffer[i] != rxbuffer[i]) break;
                printf ("\nErreur de reception, position %d: ",i);
                printf("attendu=0x%02x, recu=0x%02x\n",
                        txbuffer[i],rxbuffer[i]);
                status= 1;
            }
        }
        resultat->NbTramesEmises++;
        pdmarx->dsr= 0x00;      /* DE bit clear          */
        pdmatx->dsr= 0x00;      /* DE bit clear          */
        printf("%lu received pkt with %lu error\r",
                resultat->NbTramesEmises,
                resultat->ErreursReception);
    }
    putchar ('\n');
    return status;
}

```

```

/* Intialisation du msci en mode HDLC :
   - Horloge d'émission interne (fournie par le BRG)
   - Horloge de réception externe (fournie par RxClkIn A et B)
*/
void
inithdlc(pmsci_channel pmsci, unsigned tmc)
{
    pmsci->cmd= SCA_CMD_RESET;          /* Reset du msci */
    pmsci->md0= SCA_MD0_MODE_HDLC|      /* Init HDLC, avec CRC CCITT*/
               SCA_MD0_CRC_ENABLE|SCA_MD0_CRC_CCITT|SCA_MD0_CRC_1;
    pmsci->ctl= SCA_CTL_UDRNC|SCA_CTL_IDLPAT;
    /* Horloge externe : cavaliers ST1 et ST2 en position 1-2*/
    pmsci->rxs= SCA_RXS_CLK_RXC0;
    /* Horloge d'émission fournie par le générateur de bauds
       avec rapport cyclique 50% */
    pmsci->txs= SCA_TXS_CLK_INT | (SCA_TXS_DIV_MASK&SCA_TXS_DIV2);
    pmsci->idl= 0x7E; /* Fanion 0x7E */
    pmsci->trc0= 0x1F; /* si moins de 31 c , TXRDY actif */
    pmsci->rrc= 0; /* RxRDY à chaque caractère reçu */
    pmsci->tmc= (unsigned char)tmc;
    pmsci->cmd= SCA_CMD_TXENABLE;
    pmsci->cmd= SCA_CMD_RXENABLE;
    pmsci->cmd= SCA_CMD_RXCRCINIT;
    pmsci->cmd= SCA_CMD_TXCRCINIT;
}

/* Initialisation de la DMA d'émission et de réception
   en mode single block transfer */
void
initdma (pdmac_channel pdmarx, pdmac_channel pdmatx)
{
    char *ptx,*prx;
    unsigned seg,off;
    unsigned long physaddr;

    pdmarx->dmr= 0; /* Single Block transfer */
    pdmatx->dmr= 0; /* Single Blcok transfer */
    pdmarx->dsr= 0x00; /* DE bit clear */
    pdmatx->dsr= 0x00; /* DE bit clear */
    pdmarx->dcr= SCA_DCR_ABRT;
    pdmatx->dcr= SCA_DCR_ABRT;

    ptx= txbuffer;
    seg=FP_SEG(ptx);
    off=FP_OFF(ptx);
    physaddr= i86_linear(ptx);
    sar= (unsigned)(physaddr&0xFFFF); /* A0-A15 */
    sarb= (unsigned char)((physaddr>>16)&0xFF); /* A16-A23 */
    prx= rxbuffer;
    seg=FP_SEG(prx);
    off=FP_OFF(prx);
    physaddr= i86_linear(prx);
    dar= (unsigned)(physaddr&0xFFFF); /* A0-A15 */
    darb= (unsigned char)((physaddr>>16)&0xFF); /* A16-A23 */
}

```

```
/* Lancement transfert DMA en écriture (Réception de trames) */
void
StartDmaRx(pdmac_channel pdmarx, unsigned lenframe)
{
    pdmarx->dar= dar;
    pdmarx->darb= darb;
    pdmarx->bcr= lenframe;
    pdmarx->dsr= 0x02;
}

/* Lancement transfert DMA en lecture (Emission de trames) */
void
StartDmaTx(pdmac_channel pdmatx, unsigned lenframe)
{
    pdmatx->sar= sar;
    pdmatx->sarb= sarb;
    pdmatx->bcr= lenframe;
    pdmatx->dsr= 0x02;
}

/* Calcul adresse linéaire à partir de l'adresse seg:off */
long i86_linear(char far *plval)
{
    return (long)(unsigned)FP_SEG(plval) * 16L
        + (long)(unsigned)FP_OFF(plval);
}

/* Ligne de commande du programme */
void
usage(char **argv)
{
    printf ("parametre invalide\n");
    printf ("%s no voie (1 a 4) interface [tmc] ",
        "[tests]\n",argv[0]);
    printf ("interface= RS422, RS485, ... \n");
    printf ("[tmc]= 2 (4Mbps), 4 (2Mbps) ... \n");
    printf ("[tests]= nombre de tests \n");
    printf ("4Mbps par defaut \n");
    printf ("1 tests par defaut \n");
}
```


INTERCALAIRE RECTO


INTERCALAIRE VERSO

Annexe A : TEST AUTOMATIQUE A LA MISE SOUS TENSION

A la mise sous tension, la carte MCX effectue de nombreux tests lui permettant de vérifier l'intégrité de ses périphériques.

Le résultat de ces tests est affiché en cas d'erreur sous la forme d'un code visuel permettant d'identifier immédiatement la cause de l'erreur.

Ce code est affiché sous forme binaire sur le bloc de huit LEDS et sa signification est la suivante :



Code 01h	Erreur registre de flags du CPU.
Code 02h	Erreur registre du CPU.
Code 03h	Erreur de checksum mémoire BIOS.
Code 04h	Erreur sur les contrôleurs de DMA.
Code 05h	Erreur sur les TIMERS système.
Code 06h	Erreur dans le test des 1 ^{er} 64 K ou bien mauvaise config. mémoire.
Code 07h	Erreur dans le test des 1 ^{er} 64 K.
Code 08h	Erreur sur contrôleur d'INT.
Code 09h	Détection d'INT non attendue.
Code 0Ah	Pas d'interruption TIMER.
Code 0Bh	CPU déjà en mode protégé.
Code 0Ch	Erreur dans reg. de page DMA.
Code 0Dh	Pas de refresh de la mémoire.
Code 0Eh	Erreur sur micro-contrôleur 8042.
Code 0Fh	Impossible d'entrer en mode protégé.
Code 10h	Erreur sur registres GDT ou IDT.
Code 11h	Erreur sur registre LDT.
Code 12h	Erreur dans le registre de tâche.
Code 13h	Erreur sur instruction LSL.
Code 14h	Erreur sur instruction LAR.
Code 15h	Erreur sur VERR / VERW.
Code 16h	Erreur sur ligne d'adresse A20.
Code 17h	Exception non attendue.
Code 18h	Shutdown pendant le test mémoire.
Code 19h	Erreur checksum Copyright.
Code 1Ah	Erreur checksum paramètres.
Code C0h	Erreur dans le test mémoire.
Code C1h	Erreur sur signal IO/CHECK.
Code C2h	« Watchdog time out ».
Code C4h	« Bus time out ».

Les codes erreurs suivants ne sont significatifs qu'en mode « émulation MCC » :

Code 81h	Erreur sur SCC 85C30.
Code 82h	Erreur mémoire double accès.
Code 83h	Erreur TRAP non attendue.
Code 84h	Erreur mémoire tampon.
Code 85h	Erreur checksum firmware.
Code 86h	Erreur batterie Lithium.
Code 87h	Erreur interruption MCX vers P.C.
Code 88h	Erreur « watchdog ».
Code 89h	Erreur accès FIFO.
Code 8Ah	Erreur SCC pendant boucle de test RX et TX.
Code 8Bh	Erreur SCC pendant test DMA haute vitesse.
Code 8Ch	Faute de protection générale.
Code 8Dh	Erreur taille mémoire.
Code 8Eh	Interruption NMI reçue.

Il faut noter que pendant le test, les leds 0 à 7 s'allument successivement pour s'arrêter définitivement par un « HALT » CPU lorsqu'une erreur est rencontrée. Le code de l'erreur est alors affiché.








Lorsque le test a été effectué correctement en mode émulation MCC, les leds 0 à 7 s'allument rapidement de bas en haut puis dans le sens contraire, indiquant que la carte attend maintenant son code de départ (RUN 01 ou RUN 02).




Lorsque le test a été effectué correctement en mode MCXDOS, les leds 0 à 7 s'éteignent indiquant que la carte attend maintenant son code de départ (RUN 99).

Si l'une des erreurs, citées ci-dessus, est rencontrée à la mise sous tension de la carte, il est conseillé de vous adresser à votre revendeur qui prendra toutes les dispositions utiles afin de réparer le matériel dans le meilleur délai.

Annexe B : CONFIGURATION DE L'INTERRUPTEUR SW3

Le tableau ci-dessous fournit les configurations les plus courantes du bloc SW3 intégré sur les cartes mères MCX-00 et MCX-Lite/0.

ADRESSE DE BASE (SEGMENT)	CONFIGURATION DE SW3
A000	
A800	
B000	
B800	
C000	
C800	
D000	

D800	
E000	
E800	

Annexe C : CARACTERISTIQUES DU 16C550

Les unités de communication intégrées sur les cartes d'extension Lite-UNIX (16C554 - 4 canaux 16C550) et Lite-485 (16C552 - 2 canaux 16C550) sont entièrement compatibles avec l'unité de communication de base 16C550.

Généralités

- * Communications asynchrones série.
- * Technologie CMOS.
- * Conçu pour un interfacement simple avec les microprocesseurs les plus répandus (80286, 80386, 80486, etc.).
- * Emulation des modes 16C450 et 8250.
- * Contrôle indépendant des unités de transmission, réception, état, interruptions.
- * Générateur de bauds programmable.
- * Horloge de réception indépendante.
- * 16 octets de FIFO en réception comme en transmission.
- * Format des données entièrement programmable :
 - 5,6,7,8 bits par caractère,
 - Parité paire, impaire ou absente,
 - 1,1+1/2,2 bits d'arrêt.
- * Détecteur de mauvais bit de départ.
- * Lecture de l'état détaillé de la ligne de communication.
- * Signaux TTL trois états et bus de données bi-directionnel.
- * Détection et génération de "Break".
- * Possibilité de rebouclage interne pour la détection de pannes.
- * Détection d'erreur : "Break", parité, dépassement, trame.
- * Système d'interruptions arbitré par priorité.
- * Alimentation +5V unique.

Ce composant est utilisé pour sérialiser les données du côté transmetteur et pour les désérialiser côté récepteur.

Le format des données série transmission/réception est le suivant :

- 1 bit de départ,
- + De 5 à 8 bits de données (transmis du bit de poids faible au bit de poids fort),
- + 1 bit de parité si programmé,
- + 1 bit + 1/2 bit (5 bits de donnée) ou 2 bits d'arrêt.

La vitesse de transmission-réception maximale recommandée est de 115200 bits/s.

Des registres internes permettent au programmeur d'utiliser plusieurs types d'interruptions, différents formats de caractères, et une gestion simplifiée des signaux "Modem". Il est possible de lire les bits d'état du 16C550 à tout moment et de les modifier dynamiquement si nécessaire.

Le 16C550 intègre un générateur de bauds programmable qui est capable de diviser une fréquence extérieure, fournie par un quartz ou un signal TTL, par un facteur allant de 1 à $2^{16} - 1$.

L'unité de communication asynchrone peut fonctionner aussi bien en mode "Polling" qu'en mode interruptions.

Adressage des registres

Le tableau ci-dessous indique les différents registres sélectionnés selon les configurations d'adresses :

DLAB	A2	A1	A0	Registre
0	0	0	0	Registre de réception (lecture) Registre de transmission (écriture)
0	0	0	1	Autorisation des interruptions
X	0	1	0	Identification des interruptions
X	0	1	1	Contrôle ligne
X	1	0	0	Contrôle Modem
X	1	0	1	Etat ligne
X	1	1	0	Etat Modem
X	1	1	1	Inutilisé
1	0	0	0	Facteur de division (LSB)
1	0	0	1	Facteur de division (MSB)

Note:

Le bit DLAB est le bit 7 du registre de contrôle ligne et il doit être positionné à 1 par le logiciel pour accéder aux registres du générateur de bauds.

Registre de contrôle de ligne

- **Bit 0 et 1 :**

Ces deux bits spécifient le nombre de bit dans chaque caractère lu ou transmis selon le tableau ci-dessous :

Bit 1	Bit 0	Longueur
0	0	5 bits
0	1	6 bits
1	0	7 bits
1	1	8 bits

- **Bit 2 :**

Ce bit spécifie le nombre de bits de stop à la fin de chaque caractère reçu ou émis par le 16C550.

- Bit 2 = 0 \Rightarrow 1 stop bit
- Bit 2 = 1 \Rightarrow 1+1/2 stop bit si 5 bits sinon \Rightarrow 2 stop bits pour 6,7,8 bits.

- **Bit 3 :**

Ce bit autorise ou interdit le bit de parité.

- Bit 3 = 1 \Rightarrow 1 bit de parité généré
- Bit 3 = 0 \Rightarrow Pas de parité

- **Bits 4 et 5 :**

Bit 5	Bit 4	SIGNIFICATION
0	0	Parité impaire
0	1	Parité paire
1	0	Bit de parité forcé et contrôlé à 1
1	1	Bit de parité forcé et contrôlé à 0

- **Bit 6 :**

Quand le bit 6 est au 1 logique, alors le 16C550 génère sur la ligne un "Break" jusqu'à ce que le bit 6 soit remis à 0.

- **Bit 7 :**

Bit DLAB : Ce bit permet, lorsqu'il est à 1, d'accéder aux registres du générateur de bauds. Il doit être remis à 0 pour accéder aux registres d'interruption, de transmission et de réception.

Le générateur de Bauds

Le 16C550 contient un générateur de bauds programmable capable de diviser une fréquence d'entrée issue d'un quartz ou bien un signal TTL par un facteur compris entre 1 et $2^{16}-1$.

La fréquence de sortie de générateur de bauds doit être 16 fois supérieure à la vitesse de transmission-réception. Deux registres 8 bits permettent d'écrire les poids forts et les poids faibles du facteur de division.

Le tableau ci-dessous illustre l'utilisation du générateur de bauds à partir d'un quartz à 1,8432 Mhz :

Vitesse	Facteur décimal	Facteur hexadécimal	% erreur
50	2304	900	0
75	1536	600	0
110	1047	417	0,026
134.5	857	359	0,058
150	768	300	0
300	384	180	0
600	192	C0	0
1200	96	60	0
1800	64	40	0
2000	58	3A	0,69
2400	48	30	0
3600	32	20	0
4800	24	18	0
7200	16	10	0
9600	12	0C	0
19200	6	06	0
38400	3	03	0
56000	2	02	2,86
57600	2	02	0
115200	1	1	0

Le registre d'état ligne

Le registre d'état ligne informe le CPU de toutes les informations relatives au transfert des données. La signification de chaque bit est définie ci-dessous :

- **Bit 0 :**
Ce bit signifie qu'une donnée est prête dans le registre du récepteur ou bien qu'elle a été transférée dans le FIFO de réception. Il est automatiquement remis à 0 par la lecture du caractère ou du FIFO.
- **Bit 1 :**
Il indique l'écrasement du caractère contenu dans le registre de réception par un autre caractère avant que le premier ait été lu par l'unité centrale. En mode FIFO, il signifie le débordement du FIFO. Ce bit est remis à 0 par la lecture du registre d'état ligne.
- **Bit 2 :**
Ce bit indique une erreur de parité. Le caractère reçu n'a pas la bonne parité. Ce bit est automatiquement remis à 0 par la lecture du registre d'état ligne.
En mode FIFO, ce bit signifie que le caractère qui se trouve actuellement au sommet du FIFO est sujet à une erreur de parité.
- **Bit 3 :**
Il indique une erreur de trame, autrement dit, le bit d'arrêt qui suit le dernier bit de données ou de parité est détecté avec la valeur 0. Ce bit est remis à 0 par la lecture du registre d'état ligne.
En mode FIFO, ce bit signifie que le caractère qui se trouve actuellement au sommet du FIFO est sujet à une erreur de trame.
- **Bit 4 :**
Ce bit instruit l'unité centrale qu'un "Break" à été détecté sur la ligne (tous les bits à 0 pendant une durée supérieure à un caractère).
En mode FIFO, ce bit signifie que le caractère présent au sommet du FIFO a été engendré par le signal "Break".
Note : Les événements associés aux bits 0,1,2,3 peuvent produire, si on le désire, une interruption dite de réception lorsqu'ils sont détectés.
- **Bit 5 :**
Ce bit indique que l'organe de transmission est prêt à recevoir un caractère de l'unité centrale. De plus, ce bit peut aussi générer une interruption de transmission si le registre des interruptions est correctement programmé. En mode FIFO, il indique que le FIFO de transmission est vide ; ce bit est remis à zéro dès qu'au moins un caractère est présent dans le FIFO.
- **Bit 6 :**
Lorsqu'il est à 0, il indique que le transmetteur est actuellement en cours d'opération. Il est automatiquement remis à 1 quand le registre d'émission et le registre de décalage en émission sont simultanément vides.
En mode FIFO, il indique, lorsqu'il est positionné à 1, que le FIFO de transmission et le registre de décalage de transmission sont complètement vidés.
- **Bit 7 :**
En mode 16C450, ce bit vaut toujours zéro ; en mode FIFO, il indique qu'il y a au moins un caractère erroné dans le FIFO de réception. Ce bit est automatiquement remis à zéro par la lecture du registre d'état ligne.

Le registre de contrôle du FIFO

Ce registre est accessible en lecture sous le nom de registre d'identification des interruptions ; il est également utilisable en écriture et permet de contrôler le fonctionnement du FIFO :

- * Validation du mode FIFO.
- * Effacement du FIFO.
- * Sélection du mode de fonctionnement du FIFO en réception.

Ce contrôle s'effectue de la manière suivante :

- **Bit 0 :**
Ce bit (FCR0), positionné à l'état logique 1, valide le fonctionnement du FIFO aussi bien en transmission qu'en réception. Si ce bit est positionné à zéro, le mode FIFO est alors interdit et tous les caractères contenus dans le FIFO sont écrasés.
Lorsque l'on passe du mode 16C450 au mode FIFO du 16C550 ou vice versa, toutes les données du FIFO sont effacées.
Ce bit doit être positionné à 1 lorsque d'autres bits de ce registre doivent être programmés.
- **Bit 1 :**
Ce bit (FCR1), positionné à 1, efface toutes les données contenues dans le FIFO de réception, le compteur de caractères est, lui aussi, remis à zéro. Néanmoins, le registre de décalage n'est pas détruit. Le bit FCR1 se remet automatiquement à zéro à la suite de son utilisation.
- **Bit 2 :**
Ce bit (FCR2), positionné à 1, efface toutes les données contenues dans le FIFO de transmission, le compteur de caractères est, lui aussi, remis à zéro. Néanmoins, le registre de décalage n'est pas détruit. Le bit FCR2 se remet automatiquement à zéro à la suite de son utilisation.
- **Bit 3 :**
Ce bit (FCR3) concerne les broches TXRDY et RXRDY qui ne sont pas utilisées dans cette carte ; ces deux signaux peuvent être utilisés pour déclencher des cycles de DMA.
- **Bit 4, 5 :**
Les bits 4 et 5 (FCR4 et FCR5) sont réservés pour de futures utilisations.
- **Bit 6, 7 :**
Ces deux bits (FCR6 et FCR7) sont utilisés pour indiquer au FIFO de réception le moment à partir duquel il doit générer une interruption FIFO.
Cette sélection s'effectue en fonction du tableau donné ci-dessous :

Bit 7	Bit 6	Nombre de caractères contenus dans le FIFO
0	0	1
0	1	4
1	0	8
1	1	14

Le registre d'identification des interruptions

Son adresse reste inchangée par rapport au 16C450 (nb : il se situe à la même adresse que le registre de contrôle FIFO). La signification des bits de ce registre est la suivante :

- **Bit 0 :**
Ce bit peut être utilisé en mode "Polling" et indique, lorsqu'il est à 1, qu'une condition d'interruption est active ; le contenu du registre d'identification peut alors être utilisé en tant que pointeur sur la routine d'interruption appropriée.
- **Bits 1 et 2 :**
Ces deux bits du registre d'identification peuvent être utilisés pour connaître la source de l'interruption, comme indiqué dans la table ci-dessous.
- **Bit 3 :**
Dans le mode FIFO, ce bit est positionné à 1 pour indiquer qu'une interruption "Time out" est en attente.
- **Bits 4 et 5 :**
Ces deux bits sont toujours au niveau logique zéro.
- **Bits 6 et 7 :**
Ces deux bits sont positionnés à 1 lorsque le bit FCR0 du registre de contrôle du FIFO vaut 1.

Le tableau ci-après résume les différentes causes d'interruptions et indique comment les remettre à zéro.

Tableau d'identification des interruptions :

Bit 3	Bit 2	Bit 1	Bit 0	Priorité	Source	Remise à 0
0	0	0	1		Aucune	
0	1	1	0	1 ^{ère} (Haute)	Dépassement Parité Trame Break	Lecture du registre d'état ligne
0	1	0	0	2 ^{ème}	Caractère prêt FIFO prêt	Lecture du registre de réception ou FIFO
1	1	0	0	2 ^{ème}	Time out FIFO	Lecture du registre de réception ou FIFO
0	0	1	0	3 ^{ème}	Transmetteur vide	Ecriture caractère ou lecture du registre d'IT
0	0	0	0	4 ^{ème} (Basse)	CTS DSR RING RLSD	Lecture registre d'état modem

Registre de validation des interruptions

La seule différence, qui réside entre le modèle 16C450 et le modèle 16C550, se situe au niveau du bit 0 de ce registre.

En effet, en addition à l'autorisation des interruptions en réception, il autorise du même coup les interruptions sur "Time out" de réception.

Gestion des FIFOS sous interruptions

A. Lorsque les interruptions FIFO de réception et récepteur sont validées, une interruption de réception est provoquée de la manière suivante :

L'interruption de réception est envoyée au CPU lorsque le nombre de caractères, contenus dans le FIFO, atteint le nombre programmé par le registre de contrôle FIFO (bits 6 et 7). L'interruption est remise à zéro ainsi que le bit correspondant dans le registre d'identification des interruptions dès que le nombre de caractères contenus descend au-dessous de la valeur programmée.

Il faut noter que l'interruption d'état a une priorité plus forte que celle de réception caractère. Le bit caractère prêt est positionné à 1 aussitôt qu'un caractère est transféré depuis le registre à décalage vers le FIFO ; ce bit est remis à zéro dès que le FIFO est vidé.

B. Lorsque les interruptions FIFO de réception et récepteur sont validées, une interruption de "Time out" est provoquée de la manière suivante :

Une interruption "Time out" est générée dès que les conditions ci-dessous sont détectées simultanément :

- * Au moins un caractère dans le FIFO.
- * Le plus récent des caractères reçus est arrivé dans un temps supérieur à la durée de réception des quatre caractères précédents.

Le plus récent caractère à été lu par le CPU dans un temps supérieur à la durée de réception des quatre caractères précédents. Ceci donne un temps de 160 ms à 300 bits/s (avec des caractères de 12 bits) pour générer l'interruption "Time out". Lorsqu'une interruption "Time out" est générée, la lecture d'un caractère du FIFO remet à zéro le timer.

En fonctionnement normal, le compteur du "time out" est automatiquement remis à zéro à chaque fois qu'un caractère est reçu ou qu'un caractère est pris dans le FIFO.

C. Lorsque l'interruption FIFO de transmission est validée, les interruptions de transmission surviennent de la façon suivante :

L'interruption FIFO de transmission vide survient lorsque le FIFO est complètement vidé ; cette interruption est automatiquement remise à zéro lorsqu'un nouveau caractère est écrit dans le FIFO. Jusqu'à seize caractères peuvent être envoyés dans le FIFO au moment de la réception de l'interruption.

Les interruptions "time out" et réception FIFO ont la même priorité que l'interruption réception de caractère. L'interruption FIFO de transmission vidé à la même priorité que l'interruption de transmission caractère.

Gestion des interruptions en mode « polling »

Lorsque les interruptions ne sont pas validées, il est possible de contrôler le FIFO en mode "polling" ; comme le transmetteur et le récepteur sont contrôlés séparément, l'un seulement d'entre eux peut être utilisé en mode "polling".

En mode "polling", le programmeur doit venir tester les organes de transmission et de réception à l'aide du registre d'état ligne.

Le bit 0 du registre d'état ligne est positionné à 1 aussi longtemps qu'il reste au moins un caractère dans le FIFO de réception.

Les bits 1 à 4 du registre d'état ligne indiquent, le cas échéant, quelles erreurs sont survenues et la gestion des erreurs doit être effectuée comme sous interruptions.

Le bit 5 du registre d'état ligne indique que le FIFO de transmission est vide tandis que le bit 6 indique que le FIFO de transmission, ainsi que le registre de décalage de transmission, sont vides.

Enfin, le bit 7 indique qu'au moins un caractère erroné est contenu dans le FIFO de réception.

Le registre de contrôle modem

Ce registre 8 bits contrôle l'interfaçage Modem. La signification de chaque bit est définie ci-dessous :

- **Bit 0 :**
Ce bit contrôle la sortie "Data terminal ready DTR".
 - Bit 0 = 0 \Rightarrow /DTR niveau logique 1.
 - Bit 0 = 1 \Rightarrow /DTR niveau logique 0.
- **Bit 1 :**
Il contrôle la sortie "Request to send RTS".
 - Bit 0 = 0 \Rightarrow /RTS niveau logique 1.
 - Bit 0 = 1 \Rightarrow /RTS niveau logique 0.
- **Bit 2 :**
Ce bit contrôle la sortie "/OUT1", il n'est pas utilisé dans l'extension *Lite-UNIX*.
- **Bit 3 :**
Il contrôle la sortie "/OUT2" qui sert à valider l'amplificateur de la ligne d'interruption. Ce bit doit impérativement être positionné à 1 pour utiliser l'extension *Lite-UNIX* sous interruptions.
- **Bit 4 :**
Ce bit permet de positionner le 16C550 en mode de diagnostic interne. Les informations transitent directement de l'émetteur vers le récepteur, les signaux /DTR, /RTS, /OUT1, /OUT2 sont, de façon interne, connectés aux entrées Modem, ce qui permet d'effectuer le test des fonctions et des registres internes du circuit. Dans le mode "Diagnostic", les interruptions récepteur-transmetteur sont totalement opérationnelles.
- **Bit 5-7 :**
Ces bits sont toujours forcés au zéro logique.

Le registre d'état modem

Ce registre 8 bits instruit le CPU de l'état des lignes de contrôle du Modem ou du périphérique raccordé sur la ligne de communication. Les bits de ce registre sont positionnés à 1 lorsqu'ils changent d'état et sont remis à 0 par la lecture de ce même registre.

- **Bit 0 :**
Ce bit est le "Delta clear to send DCTS". Il indique que l'entrée /CTS a été modifiée depuis la dernière lecture du CPU.
- **Bit 1 :**
Ce bit est le "Delta data set ready DDSR". Il indique que l'entrée /DSR a changé d'état.
- **Bit 2 :**
Ce bit indique que l'entrée "Ring indicator RI" est passée de l'état logique 1 à l'état logique 0.
- **Bit 3 :**
Ce bit est le "Delta received line signal detector DRLSD". Il indique que l'entrée /RLSD a changé d'état.

Note : Dès qu'un des bits 0, 1, 2, 3 passe à l'état 1, une interruption des types "Etat Modem" est générée.

- **Bit 4 :**
Ce bit est l'image inverse de l'entrée /CTS.
- **Bit 5 :**
Ce bit est l'image inverse de l'entrée /DSR.
- **Bit 6 :**
Ce bit est l'image inverse de l'entrée /RI.
- **Bit 7 :**
Ce bit est l'image inverse de l'entrée /RLSD.

Annexe D : CARACTERISTIQUES DU 85C30

Mise en garde

Nous tenons à informer les programmeurs de carte MCX-XX et MCX-Lite/S, qu'il leur est indispensable de se procurer la documentation complète du 85C30 référencée :

Am8530H/Am85C30 (Advanced Micro Devices) Serial Communication Controller Technical Manual

Les informations, données ci-après, restent des généralités sur ce composant permettant aux utilisateurs débutants d'aborder la documentation technique dans de meilleures conditions.

Caractéristiques générales du SCC 85C30

Le SCC 85C30 possède deux canaux indépendants de communication "full duplex" ; ces deux canaux sont accompagnés de diviseurs programmables qui permettent de générer des vitesses de communication indépendantes. Il fonctionne comme un convertisseur série-parallèle parallèle-série.

Il supporte les communications série asynchrones et synchrones.

En mode asynchrone, le SCC peut envoyer des caractères dont la taille varie entre 5 et 8 bits ; le facteur de division de l'horloge de base est programmable, un système permet la détection et la génération du signal BREAK et de la parité. Enfin, les erreurs de parité, d'écrasement et de trame sont détectées par le SCC.

Les modes de communication synchrone, tels que le mode synchrone caractère (MONOSYNC, BISYNC) et le mode synchrone bit (HDLC/SDLC), sont supportés par le SCC.

Dans tous ces modes, le SCC est capable de générer un CRC en transmission, de détecter les éventuelles erreurs de réception (erreur de CRC, erreur de trame, écrasement de caractères, erreur de parité).

La synchronisation est effectuée par des horloges de réception et d'émission qui peuvent être externes, internes ou encore extraites des données reçues.

Chaque canal du SCC contient un générateur de bauds programmable. L'horloge du SCC est d'abord pré-divisée (par 1 en mode synchrone, par 16 en mode asynchrone), puis passe par un diviseur programmable. Les horloges d'émission et de réception peuvent être alimentées :

- soit par la sortie de ce diviseur,
- soit par une broche de l'interface ligne,
- ou encore extraites des données reçues par échantillonnage.

Les interruptions du SCC :

Il y a trois types d'interruptions au niveau du SCC :

- * Les interruptions de réception.
- * Les interruptions de transmission.
- * Les interruptions de changement d'état et de status.

Chacun de ces types d'interruption est contrôlé par programme par l'utilisateur ; le canal A est plus prioritaire que la canal B ; dans chacun des canaux, le récepteur est plus prioritaire que le transmetteur, lui même plus prioritaire que l'interruption de changement d'état et de status.

Lorsque l'interruption du transmetteur est activée, le CPU est interrompu lorsque le transmetteur passe d'un état non vide à un état vide ; le transmetteur doit donc contenir au moins un caractère avant de pouvoir générer une interruption.

Lorsque l'interruption du récepteur est validée, le CPU peut être interrompu de l'une des trois manières suivantes :

- * Interruption sur réception du premier caractère ou sur détection d'une condition spéciale.
- * Interruption sur réception de tous les caractères ou sur détection d'une condition spéciale.
- * Interruption sur détection d'une condition spéciale uniquement.

Les deux premiers cas sont le plus souvent utilisés dans le cadre du transfert de blocs de données ; une condition spéciale est en fait la détection de l'un ou de plusieurs des événements suivants:

- * Ecrasement dans le récepteur.
- * Erreur de trame.

Enfin, la fonction principale de l'interruption sur changement d'état est d'avertir le CPU lors d'une variation d'état des signaux :

- * /CTS.
- * /DCD.
- * /RI (SYNC).
- * BREAK/ABORT.

Architecture du SCC

Le SCC dispose d'une structure interne qui inclut deux canaux "full duplex" indépendants, deux générateurs de bauds, une logique de contrôle et d'interruptions et une interface pour bus non multiplexé. Des registres accessibles en lecture et en écriture sont associés à chacun des deux canaux. Ces registres servent à contrôler le SCC et à connaître l'état de ce dernier. La logique pour les deux canaux permet de "formater", de synchroniser et de valider le transfert des informations depuis l'interface de bus ou vers l'interface de bus.

L'état des signaux permettant le pilotage des modems est directement conditionné par la programmation des registres de contrôle ; tous les signaux modems sont des signaux à usage général qui peuvent, bien sûr, être utilisés pour des applications différentes.

Les registres pour les deux canaux du SCC sont les suivants :

- * Registres d'écriture WR0 - WR15.
- * Registres de lecture RR0 - RR3, RR10, RR12, RR13, RR15.

- **Les registres de lecture :**

NOM	Fonction du registre
RR0	Etats TX, RX et signaux externes
RR1	Etat conditions spéciales
RR2	Vecteur
RR3	Interruption en cours
RR8	Tampon de réception
RR10	Bits de statuts divers
RR12	Poids faibles de la constante de temps du générateur de bauds
RR13	Poids forts de la constante de temps du générateur de bauds
RR15	Interruption état externe


- **Les registres d'écriture :**

NOM	Fonction du registre
WR0	Pointeur de registres, conditions d'initialisation
WR1	Interruption TX, RX et mode de transfert
WR2	Vecteur d'interruption (accessible des 2 canaux)
WR3	Paramètres et contrôle de la réception
WR4	Paramètres auxiliaires de transmission et réception
WR5	Paramètres et contrôle de la transmission
WR6	Caractères de synchro en MONOSYNC et BISYNC ou champ d'adresse SDLC
WR7	Caractère de synchro en BISYNC ou options SDLC
WR8	Tampon de transmission
WR9	Reset et contrôle des interruptions
WR10	Paramètres de contrôles divers en synchrone
WR11	Contrôle de l'horloge
WR12	Poids faibles de la constante de temps du générateur de bauds
WR13	Poids forts de la constante de temps du générateur de bauds
WR14	Contrôles auxiliaires
WR15	Contrôle des interruptions de type externe

ANNEXE E : INTERFACE RS422A-RS485

Les normes RS422-RS485 sont des normes d'interface électrique qui permettent la transmission des informations en différentiel. Cette méthode permet d'obtenir une meilleure immunité aux bruits et des transmissions sur de longues distances.


Les signaux différentiels sont définis par les **normes CCITT V11, X27 et X24**.



	$V_A < V_B$	$V_A > V_B$
Signaux de contrôle et d'horloge	OUVERT, OFF, INACTIF	FERME, ON, ACTIF
Signaux de données	1, MARK	0, SPACE

La norme X24 précise la signification des transitions d'horloge :

Transition d'horloge	OUVERT à FERME $V_A < V_B$ à $V_A > V_B$	FERME à OUVERT $V_A > V_B$ à $V_A < V_B$
Etat des signaux de données	Transition	Stable



Dans certains chapitres de la documentation vous trouverez des notations différentes de A et B, par exemple +TX,-TX,+RX,-RX :


Les noms de signaux préfixés d'un + sont des signaux A.

Les noms de signaux préfixés d'un - sont des signaux B.


Attention , vous devrez apporter un soin particulier au repérage des signaux A et B de l'interface que vous souhaitez raccorder à un produit ACKSYS, afin de ne pas connecter les signaux à l'envers.

CHRONOGRAMME DES SIGNAUX RS422-RS485**FULL-DUPLEX**


Validation permanente de la transmission

**RS422A****FULL-DUPLEX**

Validation contrôlée de la transmission

**RS422A MULTIPOINT****RS485 2 paires****HALF-DUPLEX**

Validation contrôlée de la transmission

**RS485**

Particularités des lignes de transmission RS422A et RS485

Résistance de terminaison :

La résistance de terminaison de ligne pour le récepteur en mode RS422A (100Ω) et pour le transmetteur/récepteur en mode RS485 (120Ω) permet de réduire les réflexions perturbant la réception, générées dans une longue ligne à haut débit.

La résistance de terminaison n'est pas nécessaire dans les cas suivants :

- * Milieu exempt de perturbations.
- * Distances et débits compris dans les limites 1000 m à 9600 bps et 100 m à 112 Kbps.

Polarisation :

La polarisation de ligne est nécessaire afin d'avoir un état stable dans les 2 cas suivants :

- * En mode RS485, lors de la transition de la transmission à la réception.
- * En mode RS422A, si plusieurs transmetteurs sont en bus et que, par conséquent, l'utilisation de l'état haute impédance est requise.

Une seule polarisation par ligne est nécessaire.

Type de câble de raccordement :


- * Paire(s) torsadée(s) avec ou sans blindage, jauge 22-24 AWG, impédance nominale 100-120 Ω .
- * Capacité entre conducteurs : 50 pF.
- * Capacité entre blindage et conducteurs : 70 pF max.
- * Le blindage du câble est nécessaire dans un milieu industriel très perturbé ; ne raccorder qu'une seule extrémité à la terre.
- * La connexion du GND est à réaliser :
 - soit par un fil commun à l'ensemble des interfaces,
 - soit par la liaison de terre dans chaque interface (même référence de terre pour tous les équipements).

Dans le cas d'utilisation d'interfaces isolées galvaniquement, la connexion du GND n'est pas indispensable. La tension de mode commun sera limitée à la tension correspondant à l'isolement galvanique.

RACCORDEMENT RS422A (4 FILS)**SIMPLEX**


INTERFACE RS422A POUR LIAISON
POINT A POINT OU MULTIPOINT

TYPE MAITRE

**SIMPLEX**


INTERFACE RS422A POUR LIAISON
POINT A POINT OU MULTIPOINT

TYPE ESCLAVE

**FULL-DUPLEX**


INTERFACE RS422A POUR LIAISON
POINT A POINT OU MULTIPOINT

TYPE MAITRE

**FULL-DUPLEX**

INTERFACE RS422A POUR LIAISON
POINT A POINT OU MULTIPOINT


TYPE MAITRE/ESCLAVE (POLLING-SELECTING)



RACCORDEMENT RS485 (2 FILS)


HALF-DUPLEX

INTERFACE RS485 POUR LIAISON
POINT A POINT OU MULTIPPOINT
TYPE MAITRE/ESCLAVE (POLLING-SELECTING)




HALF-DUPLEX

INTERFACE RS485 POUR LIAISON
POINT A POINT OU MULTIPPOINT
TYPE MULTIMAITRE AVEC ECHO




RESISTANCE DE TERMINAISON RT

RT = 100-120 Ohms




RESISTANCE DE POLARISATION RP

RP = 1 KOhms max en RS422A
RP = 560 Ohms max en RS485




CABLAGE RS422A SIMPLEX MULTIPOINT

INTERFACE RS422A POUR
LIAISON MULTIPOINT
TYPE MAITRE




CABLAGE RS422A FULL-DUPLEX POINT A POINT

INTERFACE RS422A POUR
LIAISON POINT A POINT




— PAIRES TORSADEES

INTERFACE RS422A POUR
LIAISON POINT A POINT




CABLAGE RS422A FULL-DUPLEX MULTIPOINT


INTERFACE RS422A POUR
LIAISON MULTIPOINT TYPE MAITRE
(POLLING SELECTING)



INTERFACE RS422A POUR
LIAISON MULTIPOINT
TYPE ESCLAVE INTERMEDIAIRE




INTERFACE RS422A POUR
LIAISON MULTIPOINT
TYPE ESCLAVE TERMINAL



PAIRES TORSADEES


CABLAGE RS485 HALF-DUPLEX POINT A POINT

INTERFACE RS485 POUR
LIAISON POINT A POINT




— PAIRES TORSADEES

INTERFACE RS485 POUR
LIAISON POINT A POINT




CABLAGE RS485 HALF-DUPLEX MULTIPOINT


INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE MAITRE
(POLLING-SELECTING)



INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE ESCLAVE
INTERMEDIAIRE
(POLLING-SELECTING)




INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE ESCLAVE
TERMINAL
(POLLING-SELECTING)




—— PAIRES TORSADEES

CABLAGE RS485 HALF-DUPLEX MULTIPOINT

INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE MULTIMAITRE TERMINAL
AVEC ECHO (DETECTION DE COLLISION)




INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE MULTIMAITRE
TERMINAL AVEC ECHO
(DETECTION DE COLLISION)




— PAIRES TORSADEES

INTERFACE RS485 POUR LIAISON
MULTIPOINT TYPE MULTIMAITRE
TERMINAL AVEC ECHO
(DETECTION DE COLLISION)



LONGUEUR DE CÂBLE POUR UNE LIAISON RS422A OU RS485

Valeurs minimales pour un câble à paires torsadées de jauge 24 AWG



Annexe F : CARACTERISTIQUES ESD DES CARTES MCX

Les cartes de la gamme MCX bénéficient d'une protection exceptionnelle contre les surtensions et les DECHARGES ELECTROSTATIQUES (ESD).

Cette protection est assurée sur chaque signal RS232D et RS422A par des dispositifs absorbant les pointes de tension dangereuses pour l'électronique.

Associé au câble blindé, ce dispositif de protection assure aux cartes une grande fiabilité, une grande longévité, une émission très réduite de rayonnements électromagnétiques ainsi qu'une grande immunité aux parasites extérieurs.

Tous ces éléments font des cartes de cette gamme les outils idéaux pour les applications de communication en milieu industriel perturbé.

En cas de surcharge importante sur les lignes de communication (ex : foudre, connexion directe à des alimentations, etc.), les dispositifs de protection s'auto-détruisent afin de protéger efficacement la carte et le système hôte.

Extraits du compte rendu des essais de décharges électrostatiques

Ces essais ont été réalisés selon les normes CEI 801-2 et MIL STD 883C méthode 3015-X ; le degré de sévérité de ces essais a dépassé le dernier niveau de ces normes.

Le tableau ci-dessous résume les résultats obtenus par application de décharges électrostatiques directement sur les signaux RS232D ; ces essais ont été effectués lors du déroulement d'un programme de test et en connectant les signaux sortants sur les signaux entrants :

TENSIONS MIN D'ESD PERTURBANT LES SIGNAUX DE SORTIE				
Cartes ACKSYS	Décharges ponctuelles	12 décharges coup par coup	Rafales 20Hz 1 seconde	Rafales 20Hz 5 secondes
MCX	16 kV	8 kV	14 kV	7 kV
MCX-Lite/S	16 kV	8 kV	14 kV	7 kV
MCX-Lite/U	9 kV	7 kV	7 kV	7 kV
TENSIONS MINIMALES D'ESD APPLIQUEES SUR LES SIGNAUX DE SORTIE PROVOQUANT DES PERTURBATIONS SEMI-PERMANENTES OU PERMANENTES				
MCX	17 kV	14 kV	14 kV	12 kV
MCX-Lite/S	17 kV	14 kV	14 kV	12 kV
MCX-Lite/U	14 kV	8 kV	8 kV	8 kV

Aucune perturbation fonctionnelle ni aucun dommage n'ont été constatés aux termes des essais d'ESD lorsque ces dernières sont appliquées sur l'armature métallique des boîtiers de connexion et ce, jusqu'à concurrence de 25 kV +/- 10%¹ (limite du générateur).

Le rapport complet des essais de décharges électrostatiques peut être communiqué sur simple demande.

¹ 22 kV pour la carte MCX-Lite/U.

Annexe G : EXTRAITS DE LA NORME EIA

Le tableau ci-dessous constitue un rappel des différentes caractéristiques de la norme EIA concernant les avis EIA/TIA-562 (RS232, EIA/TIA-574, EIA/TIA-561, etc.), RS422A et RS485.

Il est utile de s'y rapporter en ce qui concerne la longueur de câble maximale autorisée par les différentes normes.

SPECIFICATIONS		EIA/TIA-562 (RS232 ...)	RS-422A	RS-485
Type de communication		Unipolaire	Différentiel	Différentiel
Nombre de transmetteurs et récepteurs alloués par la ligne		1 transmetteur 1 récepteur	1 transmetteur 10 récepteurs	32 transmetteurs 32 récepteurs
Longueur max. de câble		16,5m	1320 m	1320 m
Débit maximum		64 Kbits/s	10 Mbits/s (sur 13 m)	10 Mbits/s (sur 13 m)
Tension en mode commun sur transmetteur		±25V	±7V	-7V à +12V
Niveau de Tension du transmetteur	En charge	±5V	±2V	±1,5V
	A vide	±15V	±5V	±5V
Résistance de charge sur le transmetteur		3 à 7 KΩ	100 Ω	54Ω
Courant de fuite du transmetteur	Sous tens.	±100μA
	Hors tens.	$V_{\max}/300\Omega$	±100μA	±100μA
Temps de montée		30V/μS max
Gamme de tension sur l'entrée du récepteur		±15V	-7V à +7V	-7V à +12V
Sensibilité du récepteur		±3V	±200mV	±200mV
Résistance d'entrée du récepteur		3 à 7 KΩ	4 KΩ min.	12 KΩ min.

Annexe H : PERTURBATIONS RADIOELECTRIQUES (EMC)

Cet équipement génère et utilise des fréquences radioélectriques et, s'il n'est pas installé et utilisé correctement en strict accord avec les spécifications du constructeur, peut engendrer des interférences sur la réception de la radio et de la télévision.

Le présent appareil numérique n'émet pas de bruits radioélectriques dépassant les limites applicables aux appareils numériques de la Classe A, en accord avec les spécifications J.15 prescrites dans le règlement sur le brouillage radioélectrique édicté par les « FCC Rules and Regulations ».

Si cet équipement provoque néanmoins des interférences sur la réception de la radio ou de la télévision, nous vous proposons d'essayer de corriger ces interférences en employant une ou plusieurs des mesures citées ci-dessous :

- Orientez l'antenne de réception différemment.
- Eloignez votre ordinateur de l'antenne.
- Branchez votre ordinateur sur une prise de courant différente de votre récepteur.

Si nécessaire, consultez ACKSYS ou un technicien RADIOTELEVISION expérimenté pour d'autres suggestions.

Annexe J : FICHE ERREUR

Nous avons besoin de vos commentaires et suggestions pour améliorer la qualité et la facilité d'utilisation de nos documentations.

Nous vous serions très reconnaissants de remplir cette fiche d'appréciation, et de nous la retourner.

Nous vous en remercions par avance.

SOCIETE :		Tél. :
Utilisateur :		Fonction :
Adresse :		
Code Postal :	Ville :	

Indiquez clairement la version de la carte, la version des logiciels et de la documentation dont vous parlez :

- Carte MCX
- Carte MCX-Lite/S
- Carte MCX-Lite/U
- Carte MCX-Lite/485
- Carte MCX-Lite/104
- EPROM Révision
- Documentation Révision

